Číslicový návrh a spolehlivost

Zabýváme se návrhem a implementací hardwaru i softwaru pro vestavné aplikace a programovatelná zařízení (FPGA).
 
Zabýváme se výzkumem v oblasti číslicového návrhu, tzn. metodologií návrhu zařízení s ohledem na optimalizaci s řadou požadavků jako je velikost a rychlost, testovatelnost, parametry spolehlivosti a odolnost proti poruchám i útokům. Výzkum i výuka je zaměřena na konkrétní praktické projekty a experimentální ověřování dílčích výsledků v laboratořích vybavených programovatelnými prostředky (FPGA) a procesory včetně profesionálního návrhového softwaru.
 
http://ddd.fit.cvut.cz
 

Vedoucí
Doc. Ing. Hana Kubátová, CSc., hana.kubatova@fit.cvut.cz

Výzkumná témata vedoucího
Modely a výpočty spolehlivosti, logická syntéza, architektura spolehlivých systémů, Petriho sítě.

Další členové

  • doc. Ing. Jan Schmidt, Ph.D. (logická syntéza a optimalizace, FPGA návrhy)
  • doc. Ing. Petr Fišer, Ph.D. (logická syntéza, testování)
  • Dr. Ing. Martin Novotný (kryptografie, kryptanalýza, FPGA návrhy)
  • doc. Ing. Stefan Ratschan (formal verification)
  • Ing. Pavel Kubalík, Ph.D. (FPGA návrhy, rychlé bezdrátové komunikace)

Výzkumná témata skupiny

  • Spolehlivost a diagnostika logických obvodů
  • Systémy odolné proti poruchám
  • Logická syntéza
  • Kryptanalýza pomocí masivně paralelní struktury FPGA
  • Aritmetické obvody pro kryptografii
  • Formální verifikace

Vyučované předměty - zkratky
BI-CAO, BI-SAP-BI-JPO-BI-VES, BI-SRC, BI-PNO, BI-ZRS, BI-TUR, BI-ZIVS, MI-NFA, MI-PAA, MI-AAK, MI-SIM, MI-IVS, MI-TES.2, MI-TSP, MI-SOC, PI-PSC, PI-SCN

Oceněné závěrečné práce

  • Návrh a vývoj pokročilé řídící jednotky lineárního motoru pro přesná laboratorní měření v biomechanice (doktorand Ing. Matěj Bartík, M. Novotný, cena děkana, poslano do ACMSPY)
  • VHDL modul pro on screen display cena děkana v roce 2014 [VHDL module for on screen display] (studentka Bc. Dominika Pichlová, vedoucí Dr. Ing. Sven)

Články

  • BALCÁREK, J., P. FIŠER, and J. SCHMIDT. Techniques for SAT-Based Constrained Test Pattern Generation. Microprocessors and Microsystems. 2013, 37(2), 185-195. ISSN 0141-9331.
  • LEMBERSKI, I. and P. FIŠER. Dual-Rail Asynchronous Logic Multi-Level Implementation. Integration, the VLSI Journal. 2014, 47(1), 148-159. ISSN 0167-9260.
  • SCHMIDT, J., P. FIŠER, and J. BALCÁREK. The influence of implementation type on dependability parameters. Microprocessors and Microsystems. 2013, 6-7(37), 641-648. ISSN 0141-9331 GUENEYSU, T., T. KASPER, M. NOVOTNÝ, C. PAAR, and A. RUPP. Cryptanalysis with COPACOBANA. IEEE Transactions on Computers. 2008, 57(11), 1498-1513. ISSN 0018-9340. Available from: http://www.copacobana.org/paper/TC_COPACOBANA.pdf
  • FIŠER, P., J. SCHMIDT, and J. BALCÁREK. Sources of Bias in EDA Tools and Its Influence. In: Proceedings of the 2014 IEEE 17th International Symposium on Design and Diagnostics of Electronic Circuits & Systems. 17th IEEE International Symposium on Design and Diagnostics of Electronic Circuits & Systems (DDECS), Warsaw, 2014-04-23/2014-04-25. Piscataway: IEEE, 2014, pp. 258-261. ISBN 978-1-4799-4560-3.
  • VÍT, P., J. BORECKÝ, M. KOHLÍK, and H. KUBÁTOVÁ. Fault Tolerant Duplex System with High Availability [online]. In: Proceedings of 2014 17th Euromicro Conference. 17th Euromicro Conference on Digital Systems Design, Verona, 2014-08-27/2014-08-29. Piscataway: IEEE, 2014, pp. 320-325. ISBN 978-1-4799-5793-4.
  • KYNCL, J., A. HARIRAM, and M. NOVOTNÝ. On Measurement of Synchronous Phasors in Electrical Grids. In: ISCAS 2013 Conference Proceedings. International Symposium on Circuits and System, Peking, 2013-05-19/2013-05-23. Piscataway: IEEE, 2013, pp. 2972-2975. ISSN 0271-4302. ISBN 978-1-4673-5760-9.
  • BUČEK, J., P. KUBALÍK, R. LÓRENCZ, and T. ZAHRADNICKÝ. Dedicated Hardware Implementation of a Linear Congruence Solver in FPGA. In: The 19th IEEE International Conference on Electronics, Circuits, and Systems, ICECS 2012. 19th IEEE International Conference on Electronics, Circuits, and Systems, Seville, 2012-12-09/2012-12-12. Monterey: IEEE Circuits and Systems Society, 2012, pp. 689-692. ISBN 978-1-4673-1261-5.
  • BORECKÝ, J., M. KOHLÍK, P. KUBALÍK, and H. KUBÁTOVÁ. Fault Models Usability Study for On-line Tested FPGA. In: KITSOS, P., eds. Proceedings of the 14th Euromicro Conference on Digital System Design. 14th Euromicro Conference on Digital System Design, Oulu, 2011-08-31/2011-09-02. Los Alamitos: IEEE Computer Society Press, 2011, pp. 287-290. ISBN 978-0-7695-4494-6.
  • KUBÁTOVÁ, H. and P. KUBALÍK. Fault-tolerant and fail-safe design based on reconfiguration. In: UBAR, R. U., et al., eds. Design and Test Technology for Dependable Systems-on-Chip. Hershey, Pennsylvania: IGI Global, 2011, pp. 175-194. ISBN 978-1-60960-212-3. Available from: http://www.igi-global.com/embeddedcontent.aspx?PageCode=WGSLd


Poslední změna: 2.2.2016, 17:18