doc. Ing. Petr Fišer, Ph.D.

2013

This project is focused on digital system´s design with respect to their hardware area, working frequency, power, realiability issues and testability. Pilot implementations will realized in FPGA. Hign realiability parameters will be achieved by dynamical re-configuration. The test generation methodology will be improved.

2012

This project is focused on digital system´s design with respect to their hardware area, working frequency, power, realiability issues and testability. Pilot implementations will realized in FPGA. Hign realiability parameters will be achieved by dynamical re-configuration. The compressed test generation methodology based on overlapping of the test vectors will be improved using their implicit representation to maximize the test effectivity.

2013

První ročník společného semináře (studentské konference) kateder číslicového návrhu a počítačových systémů FIT s doktorandskými studenty z university Tel Aviv z Izraele. Při návštěvě prof. Ilyi Levina z University Tel Aviv v listopadu 2012 jsme našli společná témata, která odpovídají současným trendům ve výzkumu vestavných systémů. Domluvili jsme užší spolupráci se zaměřením na PhD. studenty. Proto jsem se rozhodli uspořádat v podstatě nultý ročník společného semináře, a to tak, aby náklady akce byly co nejmenší. Předpokládáme přednesení příspěvků na téma vestavných systémů, logické syntézy a číslicového návrhu s ohledem na spolehlivost a bezpečnost, včetně bezpečných síťových přenosů. Účast prof Levina a jeho 5 doktorandů je již domluvená. Předpokládáme, že pozveme kolegy z ostatních českých universit zabývajících se stejnou tématikou podle kapacity střediska Temešvár. Hlavním cílem bude příprava společné konference v roce 2014 s širší účastí PhD. studentů i z dalších evropských států

2016 - 2018

With continuing miniaturization of present electronic devices, their dependability becomes significantly compromised. It is thus necessary to design devices that are reliable (functioning) even in presence of faults. This is typically achieved by introduction of redundancy, by which a correctness of data is ensured. Security of devices, i.e., their resistance to malicious attacks, is the second extremely important aspect of today. The security is also often achieved by redundancy, aiming at obscuring data. The interaction between techniques for fault-tolerant and attack-resistant design is however not well understood. The crossing points of both fields, the influence of controllability, observability, and redundancy will be studied. The target architecture will be programmable devices (FPGAs). It is necessary to devise a realistic fault model in FPGA for evaluation purposes. The model will be refined by calibrations using accelerated life tests (ALT).

2012

Tematika a cíle konference: - návrh číslicových obvodů pro výpočetní a automatizační techniku - návrh analogových obvodů - popis číslicových obvodů a syntéza - analýza testovatelnosti - verifikace návrhu a testovatelnosti - generování testu, prostředky a metody pro autonomní testování - evolvable hardware, biologií inspirované techniky v návrhu a diagnostice - využití optimalizačních metod při návrhu elektronických obvodů - nové architektury počítačů (FPGA, GPGPU, IBM CELL) - vestavěné systémy - využití formálních prostředků v návrhu a diagnostice - systémy odolné proti poruchám - modelování a simulace číslicových obvodů - hw-sw codesign, SoC, IP cores - šifrování a komprese dat PAD 2012 je jubilejní již 10. ročník pracovního semináře pro studenty doktorského studia, organizovaného pracovníky univerzit a vědecko-výzkumných pracovišť v Čechách a na Slovensku, na němž studenti doktorského studia informují o výsledcích své výzkumné práce formou článku ve sborníku a prezen

2014

Cílem studentského - doktorského pracovního semináře je rozšířit kontakty v oblasti teorie i praxe vestavných systémů mezi Ph.D. studenty nejen z universit v České a Slovenské republice, ale navázat např. na úspěšnou spolupráci s Universitou v Tel-Avivu. Předpokládáme přednesení příspěvků na téma vestavných systémů, logické syntézy a číslicového návrhu s ohledem na spolehlivost a bezpečnost, včetně bezpečných síťových přenosů. Konkrétní témata: - Programmable/Re-configurable/Adaptable Architectures - SoC and NoC Design and Testing - Digital Design Optimization Methods - Architectures and Hardware for Security Applications - On-line and Off-line Error Detection and Correction - Testability Analysis - Logic Synthesis & Verification - Diagnosis & Testing of Embedded Systems - Applications of (embedded) digital systems. Prague Embedded Systems Workshop 2014 (PESW´14) je druhým ročníkem nízkonákladového semináře ESW 2013 (viz http://esw2013.fit.cvut.cz/), který měl velmi kladné ohlasy. Po domluvě s dalšími pracovišti (např. s University of California, Irvine, CA, U.S.A., konkrétně s prof. Jean-Luc Gaudiotem) plánujeme záběr semináře rozšířit, a proto hlavně kvůli snadnější dostupnosti jsme se rozhodli uspořádat příští ročník v Praze nebo blízkém okolí (Konkrétně v Roztokách u Prahy, hotel Academia). Předpokládáme, že by pracovní workshop, zatím zaměřený jen na prezentace a výsledky Ph.D. studentů mohl postupně přerůst v klasickou konferenci, ale vždy s částí (sekcí, či několika sekcemi) zaměřenými na výsledky Ph.D. studentů v oblastech vestavných návrhů a aplikací.

2021

Prague Embedded Systems Workshop (PESW 2021) bude již devátým ročníkem akce přednostně určené pro studenty (doktorandy, magisterské a bakalářské studenty) z České republiky, EU i mimo EU. Hlavní náplní a cílem jsou ústní prezentace a poskytnutí velkého prostoru pro diskuse o zajímavých výzkumných výsledcích i realizačních výstupech v oblasti, která má vztah k návrhu vestavných systémů, a to k jejich realizaci, verifikaci, syntéze, testovatelnosti a bezpečnosti. Ohlasy minulých ročníků byly a jsou jednoznačně kladné, přestože PESW 2020 proběhl viruálně.Chceme vužít tyto čerstvé zkušenosti a uspořádat PESW 2021 tak, že spojíme výhody obojího způsobu. Pro živou organizaci využijeme služby hotelu Academic v Roztokách u Prahy s tím, že ji budeme zároveň přenášet on-line. Hlavním organizátorem je katedra číslicového návrhu FITu, zejména členové výzkumné skupiny "Digital Design & Dependability Research Group" (http://ddd.fit.cvut.cz/), a to hlavně studenti, kteří pracují na svých doktorských i diplomových nebo bakalářských pracích. Se svými dílčími i finálními výsledky se mohou na PESW pochlubit v mezinárodním měřítku, a to buď formou ústní prezentace nebo na posterové soutěži, viz níže. Každý ročník aktualizujeme mezinárodní programový výbor, získáváme významné odborníky a jejich studenty. Akce nabývá stále větší prestiže i v mezinárodním měřítku. Počítáme opět s účastí zástupců z universit (Tel Aviv - Izrael, Leicester - UK, Montpellier, Lyon, Grenoble - Francie, Řím, Pavia - Itálie, Leuven - Belgie, Zelená Gora - Polsko, Talinn - Estonsko, San Diego - US, FIIT Bratislava - Slovensko, VUT, ZČU a i další university z Česka) i firem (např. EaToN, ASICentrum, CESNET, ESET, STMicroelectronics aj.). Počítáme samozřejmě s účastí studentů z ČVUT, z FELu, FITu, FJFI, FD a pracujeme na propagaci pro získání studentů a odborníků z dalších pracovišť. Členové programového výboru mají za povinnost propagaci akce po celý rok na mezinárodních i vnitrostátních fórech. Vzhledem k me

2022

Prague Embedded Systems Workshop (PESW 2022) bude jubilejním desátým ročníkem akce přednostně určené pro studenty (doktorandy, magisterské a bakalářské studenty) z České republiky, EU i mimo EU. Hlavní náplní a cílem jsou ústní prezentace a poskytnutí velkého prostoru pro diskuse o nejnovějších (třeba i rozpracovaných) výzkumných výsledcích i realizačních výstupech v oblasti, která má vztah k návrhu a aplikaci vestavných systémů, a to k jejich realizaci, verifikaci, syntéze, testovatelnosti a bezpečnosti. Ohlasy minulých ročníků byly a jsou jednoznačně kladné, přestože PESW 2020 proběhl viruálně a PESW 2021 měl některé příspěvky prezentované on-line. Přesto z principu hlavního cíle se budeme přednostně snažit zorganizovat PESW 2022 opět naživo. Hlavním organizátorem je katedra číslicového návrhu FITu, zejména členové výzkumné skupiny "Digital Design & Dependability Research Group" (http://ddd.fit.cvut.cz/), a to hlavně studenti, kteří pracují na svých doktorských, diplomových nebo bakalářských pracích. Se svými dílčími i finálními výsledky se mohou na PESW pochlubit v mezinárodním měřítku, a to buď formou ústní prezentace nebo na posterové soutěži, viz níže. Každý ročník aktualizujeme mezinárodní programový výbor, získáváme významné odborníky a jejich studenty. Akce nabývá stále větší prestiže i v mezinárodním měřítku. Počítáme opět s účastí zástupců z universit (Tel Aviv - Izrael, Leicester - UK, Montpellier, Lyon, Grenoble - Francie, Řím, Pavia - Itálie, Leuven - Belgie, Zelená Gora - Polsko, Talinn - Estonsko, San Diego - US, FIIT Bratislava - Slovensko, VUT, ZČU a i další university z Česka) i firem (např. EaToN, ASICentrum, CESNET, ESET, STMicroelectronics aj.). Počítáme samozřejmě s účastí studentů z ČVUT, z FELu, FITu, FJFI, FD a pracujeme na propagaci pro získání studentů a odborníků z dalších pracovišť z ČR i SR. Členové programového výboru mají za povinnost propagaci akce po celý rok na mezinárodních i vnitrostátních fórech. Vzhledem k mezinárodní úča

2023

Prague Embedded Systems Workshop (PESW 2023) bude již jedenáctým ročníkem akce přednostně určené pro studenty (doktorandy, magisterské a bakalářské studenty) z České republiky, EU i mimo EU. Hlavní náplní a cílem jsou ústní prezentace a poskytnutí velkého prostoru pro diskuse o nejnovějších (třeba i rozpracovaných) výzkumných výsledcích i realizačních výstupech v oblasti, která má vztah k návrhu a aplikaci vestavných systémů, a to k jejich realizaci, verifikaci, syntéze, testovatelnosti a bezpečnosti. Ohlasy všech minulých ročníků byly a jsou jednoznačně kladné, přestože jsme v dobách covidových umožnili prezentovat některé příspěvky on-line, je akce přednostně organizovaná živě, protože hlavním cílem je vzájemná komunikace a navázání mezinárodní spolupráce. Hlavním organizátorem je katedra číslicového návrhu FITu, zejména členové výzkumné skupiny "Digital Design & Dependability Research Group" (http://ddd.fit.cvut.cz/), a to hlavně studenti, kteří pracují na svých doktorských, diplomových nebo bakalářských pracích. Se svými dílčími i finálními výsledky se mohou na PESW pochlubit v mezinárodním měřítku, a to buď formou ústní prezentace nebo na posterové soutěži, viz níže. Každý ročník aktualizujeme mezinárodní programový výbor, získáváme významné odborníky a jejich studenty. Akce nabývá stále větší prestiže i v mezinárodním měřítku. Počítáme opět s účastí zástupců z universit (Tel Aviv - Izrael, Leicester - UK, Montpellier, Lyon, Grenoble - Francie, Řím, Pavia - Itálie, Leuven - Belgie, Zelená Gora - Polsko, Talinn - Estonsko, San Diego - US, FIIT Bratislava - Slovensko, VUT, ZČU a i další university z Česka) i firem (např. EaToN, ASICentrum, CESNET, Intel, STMicroelectronics aj.). Počítáme samozřejmě s účastí studentů z ČVUT, z FELu, FITu, FJFI, FD a pracujeme na propagaci pro získání studentů a odborníků z dalších pracovišť z ČR i SR. Podařilo se nám domluvit partnerství s prestižní akcí 28th IEEE European Test Symposium 2023 (https://cas.polito.it/ETS23/#/).

2024

Prague Embedded Systems Workshop (PESW 2024) bude již dvanáctým ročníkem akce přednostně určené pro studenty (doktorandy, magisterské a bakalářské studenty) nejen z ČVUT, ale z celé ČR, EU i mimo EU. Hlavní náplní a cílem jsou ústní prezentace a poskytnutí velkého prostoru pro diskuse o nejnovějších (třeba i rozpracovaných) výzkumných výsledcích i realizačních výstupech v oblasti, která má vztah k návrhu a aplikaci vestavných systémů, a to k jejich realizaci, verifikaci, syntéze, testovatelnosti a bezpečnosti. Ohlasy všech minulých ročníků byly a jsou jednoznačně kladné. Akce je organizovaná živě, protože hlavním cílem je vzájemná komunikace a navázání spolupráce, zejména mezinárodní. Ve výjímečných případech zajišťujeme prezentaci některých příspěvků on-line (například prezentace zvaných přednášek významných zahraničních odborníků). Hlavním organizátorem je katedra číslicového návrhu FITu, zejména členové výzkumné skupiny "Digital Design & Dependability Research Group" (http://ddd.fit.cvut.cz/). Aktivními účastníky jsou hlavně studenti, kteří pracují na svých doktorských, diplomových nebo bakalářských pracích. Se svými dílčími i finálními výsledky se mohou na PESW pochlubit v mezinárodním měřítku, a to buď formou ústní prezentace nebo na posterové soutěži, viz níže. Každý ročník aktualizujeme mezinárodní programový výbor, získáváme významné odborníky a jejich studenty. Akce nabývá stále větší prestiže i v mezinárodním měřítku. Počítáme opět s účastí zástupců z univerzit (Tel Aviv - Izrael, Leicester - UK, Montpellier, Lyon, Grenoble - Francie, Řím, Pavia - Itálie, Leuven - Belgie, Zelená Gora - Polsko, Talinn - Estonsko, San Diego - US, FIIT Bratislava - Slovensko, VUT, ZČU a i další univerzity z Česka) i firem (např. EaToN, ASICentrum, CESNET, Intel, STMicroelectronics aj.). Počítáme samozřejmě s účastí studentů z ČVUT, z FELu, FITu, FJFI, FD a pracujeme na propagaci pro získání studentů a odborníků z dalších pracovišť z ČR i SR. Rozšiřujeme i záběr témat formo

2011

Improvements in manufacturing technology have resulted in increasing importance of testing in the manufacturing process and also its impact on the final cost of chip production. Existing algorithms for test vectors generation are usually designed to find only one suitable test vector for each fault. This strategy of test generation is suitable for tests which does not depend on other parameters (test application time, energy consumption during test/dissipation). However, consideration of the other parameters has been recently emphasized to increase the efficiency of the test (test application time, energy consumption) and that is why such customized tests popularity is rising. Implicit representations allow us to effectively describe the whole set of suitable test vectors. The best test vector (or subset of test vectors) for a given problem (test vectors compression, customized test generation) can be found by application of further constraints. If we are able to generate such a suita

2015

Prague Embedded Systems Workshop (PESW, http://pesw2015.fit.cvut.cz/) je již třetím ročníkem akce přednostně určené pro studenty (doktorandy i magisterské studenty), aby prezentovali a diskutovali o svých zajímavých výzkumných výsledcích i realizačních výstupech v oblasti, která má vztah k návrhu vestavných systémů, a to k jejich realizaci, verifikaci, syntéze, testovatelnosti i zajímavým aplikacím. Původní myšlenka vznikla na základě spolupráce mezi pražským FITem a kolegy z Tel Aviv University, tedy přímočarým cílem byla spolupráce s pracovištěm mimo EU. První ročník (ESW 2013) probíhal ve velmi neformální atmosféře ve středisku Temešvár v Jižních Čechách (http://esw2013.fit.cvut.cz/) a protože ohlasy byly jednoznačně kladné, uspořádali jsme druhý a nyní připravujeme již třetí ročník PESW 2015 opět v hotelu Academic v Roztokách u Prahy, který nás zcela uspokojil jednak svou polohou a jednak službami. Hlavními organizátory je katedra číslicového návrhu FITu a hlavně výzkumná skupina "Digital Design & Dependability Research Group" (http://ddd.fit.cvut.cz/). Podařilo se opět rozšířit programový výbor a máme přislíbenou účast doktorandů, jejich školitelů a dalších aktivních účastníků nejen z universit z Tel Avivu (Izrael), Zelené Gory (Polsko), Západočeské university, firmy EaToN, FELu a FITu jako v roce 2014, ale navíc ještě ze Slovenska, z USA a z Itálie. Vzhledem k mezinárodní účasti probíhá workshop v angličtině. SCOPE: The workshop PESW 2015 addresses emerging issues, hot problems, new solution methods, and their hardware and software implementations in the fields of digital and mixed-signal system design. It is especially focused on dependable and low power design, and testing methods related to the SoC technology and modern embedded applications. The workshop topics include (but are not limited to): Programmable/re-configurable/adaptable architectures SoC and NoC design and testing Digital design optimization methods Architectures and hardw

2016

Prague Embedded Systems Workshop (PESW 2016, http://pesw.fit.cvut.cz/2016/) je již čtvrtým ročníkem akce přednostně určené pro studenty (doktorandy i magisterské studenty) nejen z České republiky. Hlavní náplní a cílem jsou ústní prezentace a poskytnutí velkého prostoru pro diskuse o zajímavých výzkumných výsledcích i realizačních výstupech v oblasti, která má vztah k návrhu vestavných systémů, a to k jejich realizaci, verifikaci, syntéze, testovatelnosti i zajímavým aplikacím. Ohlasy minulých třech ročníků byly jednoznačně kladné, proto připravujeme již čtvrtý ročník PESW 2016 opět v hotelu Academic v Roztokách u Prahy, který nás zcela uspokojil jednak svou polohou a jednak službami. Hlavním organizátorem je katedra číslicového návrhu FITu, zejména členové výzkumné skupiny "Digital Design & Dependability Research Group" (http://ddd.fit.cvut.cz/). Od minulého ročníku se opět podařilo rozšířit mezinárodní programový výbor, máme přislíbenou účast doktorandů, jejich školitelů a dalších aktivních účastníků z universit z Tel Avivu (Izrael), University of Leicester (UK), University di Pavia (Itálie), Zelené Gory a Varšavy (Polsko), FIIT z Bratislavy, Západočeské university, firmy EaToN, FELu a FITu i z Brněnského VUT. CfP rozesíláme i na další pracoviště. Vzhledem k mezinárodní účasti probíhá workshop celý v angličtině. SCOPE: The workshop PESW 2015 addresses emerging issues, hot problems, new solution methods, and their hardware and software implementations in the fields of digital and mixed-signal system design. It is especially focused on dependable and low power design, and testing methods related to the SoC technology and modern embedded applications. The workshop topics include (but are not limited to): Programmable/re-configurable/adaptable architectures SoC and NoC design and testing Digital design optimization methods Architectures and hardware for security applications On-line and off-line error detection and correction Fault-tolerant control systems design me

2010

Ternary trees are newly rediscovered structures used as containers for storing of terms of logic functions described in a sum-of-products (SOP) form. Such a representation is, in comparison with the standard tabular representation, very efficient, especially for functions described by many product terms. One of the most important properties of ternary trees is the term look-up speed - the time complexity grows linearly with the number of input variables, whereas it does not depend on the number of stored terms. The aim of the project is to analyze possibilities of using ternary trees in various domains of logic synthesis. In our previous research we have developed a ternary tree based algorithm for minimization of completely specified single-output Boolean functions. We plan to generalize this algorithm to support a group minimization and incompletely specified Boolean functions. Finally, we wish to adopt algorithms used in the ESPRESSO minimizer for ternary trees. This is also the top