Projects

2017

Prague Embedded Systems Workshop (PESW 2017, http://pesw.fit.cvut.cz/2017/) je již pátým ročníkem akce přednostně určené pro studenty (doktorandy i magisterské studenty) nejen z České republiky. Hlavní náplní a cílem jsou ústní prezentace a poskytnutí velkého prostoru pro diskuse o zajímavých výzkumných výsledcích i realizačních výstupech v oblasti, která má vztah k návrhu vestavných systémů, a to k jejich realizaci, verifikaci, syntéze, testovatelnosti a bezpečnosti. Ohlasy minulých již čtyř ročníků byly jednoznačně kladné, proto připravujeme již pátý ročník opět v hotelu Academic v Roztokách u Prahy, který nás zcela uspokojil jednak svou polohou a jednak službami. Hlavním organizátorem je katedra číslicového návrhu FITu, zejména členové výzkumné skupiny "Digital Design & Dependability Research Group" (http://ddd.fit.cvut.cz/), a to hlavně studenti, kteří pracují na svých doktorských a diplomových pracích. S jejich dílčími i finálními výsledky se mohou na PESW pochlubit i v mezinárodním měřítku. Od minulého ročníku se opět podařilo rozšířit mezinárodní programový výbor, máme přislíbenou účast doktorandů, jejich školitelů a dalších aktivních účastníků z universit z Tel Avivu (Izrael), University of Leicester (UK), z Montpellier (Francie), University di Pavia (Itálie), Zelené Gory (Polsko), FIIT z Bratislavy (Slovensko), Západočeské university, firmy EaToN, FELu a FITu i z Brněnského VUT. CfP rozesíláme i na další pracoviště. Vzhledem k mezinárodní účasti probíhá celý workshop v angličtině. Jako inovaci plánujeme zorganizovat speciální sekci na téma síťové bezpečnosti, takže ke každoročně vyhlašovaným tématickým okruhům z oblasti vestavných systémů, návrhů odolných proti poruchám a útokům, k řízení robotů a dalším (podrobně je možné najít na našem již funkčním webu) přibývá ještě: - Network monitoring and measurements - Network traffic processing and analysis, anomaly detection - Security and privacy issues Další součástí konference je "PESW 2017 Student Poster Ses

2018 - 2021

The aim of the project is the research and development of a functional sample of a modular hybrid locator capable of achieving high accuracy and integrity. The modular approach to the solution will ensure wide application in transport, logistics and manufacturing (Industry 4.0). The project also includes research and development of a MEMS-based inertial measuring unit and the development of the EGNOS augmentation module of the multi-constellation GNSS receiver.

2015

The project focuses on perspective and ever-expanding field of data processing and extraction of information of valuable content from the data. The methods for information extraction are increasingly using selected methods of artificial intelligence such as neural networks and evolutionary algorithms. Combined models or algorithms for text processing (text mining) come to the fore. The need of these topics is evident from the fact that each year, the volume of data is doubling. At the same time, only 20 % of the available data are processed.

2015

The internal structure of programmable devices is complex and unrevealed, which makes the design of applications with provable dependability and security difficult. At the theoretical level, the interaction between techniques for fault-tolerant and security attack-resistant design is not well understood. The crossing point of both fields, the notions of controllability, observability, and redundancy will be studied. Application architectures, where dependability and security support each other will be designed. Moreover, absorbing their features into the structure of a programmable device will be demonstrated. To prove and evaluate these achievements, methods to construct realistic models of applications will be developed. The gap caused by the complex and obscure structure of the devices will be overcome by model calibrations, that is, by aligning its predictions with the results of real device tests. Currently, the structural complexity of the device prevents design evaluation using detailed models, requiring to simplify and hierarchize the model while maintaining its relevance.

2011

The research will be focused on high-speed wireless communication systems and the subsequent development of microwave links with embedded systems and adaptive transmission rate 256MBit/s of such a design solution that would enable to ensure the affordability of the equipment for customers from the CR, which are mainly small and medium-sized companies providing data services like for example high-speed Internet connection. Primary areas of application of the developed devices are the Internet spine and other data networks requiring high-speed wireless transmission. The project will also solve a design and implementation of an appropriate adaptive power control system for broadcasting, allowing reducing overall energy consumption while keeping the authenticity of transmission.

2017 - 2019

This project proposal will study and design architectures which are able to tolerate faults, attacks, and unreliable sensory inputs especially in programmable devices (FPGAs), microcontroller systems and embedded systems with artificial intelligence integrated. This is typically achieved by introduction of redundancy by replicating critical circuits or by combining multiple sensory inputs. Security of devices, i.e., their resistance to malicious attacks, is the second extremely important aspect of today. Security is also often achieved by redundancy, aiming at obscuring data. The interaction between techniques for fault-tolerant, sensory robust and attack-resistant design will be studied. The intersection of all fields and the influence of controllability, observability, and redundancy will be studied.

2016

This project proposal will study and design architectures which is able to tolerate faults in programmable devices (FPGAs). This is typically achieved by introduction of redundancy. Security of devices, i.e., their resistance to malicious attacks, is the second extremely important aspect of today. The security is also often achieved by redundancy, aiming at obscuring data. The interaction between techniques for fault-tolerant and attack-resistant design will be studied. The crossing points of both fields, the influence of controllability, observability, and redundancy will be studied.

2010

Project will be focused on dependable system design implemented in programmable gate arrays (FPGA) and their testing. Increasing of dependability of circuits will be achieved by effective usage of dynamic reconfiguration. For improving the testability of the circuits a method for decomposition of the circuit will be developed. The compressed test generation methodology based on overlapping of the test vectors will be improved using their implicit representation to maximize the test effectivity. We will also focus on circuit's area with goal to minimize the hardware overhead. Developed architecture and methods will be tested on experimental designs in FPGA.

2011

This project will be focused on dependable circuits design implemented in programmable gate arrays(FPGA). These circuits will be composed from smaller secured blocks. Increasing of dependability of circuits will be achieved via their reconfiguration and via a method for decomposition of the circuits. Newly created smaller blocks will be secured effectively. We will also focus on circuit's area with the goal to minimize the hardware overhead. All methods will be applied on the set of benchmarks and on five blocks of the safety railway station system. Final dependable circuits will be tested in FPGA.

2020 - 2022

The project deals with the digital design focused on embedded systems. It will cover the study of the latest trends in technologies and their use in mission-critical applications. The design of such systems must take into account not only functionality but also other constraints; they must meet the required levels of reliability, security, attack resistance, size, power consumption, and real-time guarantees. Therefore, we will use new methods, algorithms and design tools (EDA tools) to find, design and modify suitable models that will allow to test, predict and formally verify the required functions and behavior of the system.

2023 - 2025

The project deals with digital design focused on so-called intelligent embedded systems. It focuses on studying the latest trends in technology and their use, especially in so-called "mission-critical" applications, where it uses artificial inteligence (e.g. neural networks) and approximate computing. The design of such systems must consider requirements not only for functionality but also for other limiting conditions: reliability, safety, security, resistance to attacks, size, consumption, and real-time guarantees. Therefore, we will use new methods, algorithms, and design tools (EDA tools) and search, design, and modify suitable models that will allow testing, predicting, and formally verifying the required functions and behavior of the system.

2013

This project is focused on digital system´s design with respect to their hardware area, working frequency, power, realiability issues and testability. Pilot implementations will realized in FPGA. Hign realiability parameters will be achieved by dynamical re-configuration. The test generation methodology will be improved.

2012

This project is focused on digital system´s design with respect to their hardware area, working frequency, power, realiability issues and testability. Pilot implementations will realized in FPGA. Hign realiability parameters will be achieved by dynamical re-configuration. The compressed test generation methodology based on overlapping of the test vectors will be improved using their implicit representation to maximize the test effectivity.

2014

This project is focused on dependable (reliable and secure) digital systems design with respect to their area overhead, working frequency and testability. Hign realiability parameters will be achieved by appropriate redundancy and reconfiguration methods. The mutual relation between fault-tolerant and attack-resistent architectures will be studied. Pilot implementations will be realized in FPGA.

2017 - 2019

The Internet of Things (IoT) is increasingly becoming part of our everyday life. Therefore, electronic IoT devices need to be carefully designed, taking into account data security and privacy. Putting in place security and privacy measures should introduce a minimal overhead in the system's power/energy consumption, cost and operational delay. Additionally, since IoT devices are everywhere, attackers can be in the vicinity of the device, which stresses the need for protection against side-channel analysis (SCA) attacks. These attacks exploit the use of side-channels, which are information channels that are unintentionally present in electronic devices and which potentially leak secret information. Examples are the power consumption, the electromagnetic radiation and the timing behaviour of the electronic device. In both academia and industry, SCA countermeasures are being developed and deployed. However, as SCA attacks become more and more sophisticated, continuously evolving countermeasures are necessary to protect the electronic devices of the future. This project proposes the use of dynamic hardware reconfiguration as a countermeasure against one of the most exploited types of SCA attacks, namely power analysis attacks. The goal is to randomly change the hardware circuit without altering the input-output behaviour of the chip. Since power analysis attacks are strongly based on the knowledge of the circuit, this is a very promising countermeasure. Another advantage is that dynamic hardware reconfiguration can be used as an add-on to other countermeasures. The project focuses on dynamic hardware reconfiguration on FPGAs (field-programmable gate arrays). It will result in proof-of-concept implementations that will be evaluated for power analysis attack resistance. The experimental results are crucial for the definition of a European project proposal that develops an automated tool flow and industry-driven use cases to show the effectiveness of the approach.

2013

První ročník společného semináře (studentské konference) kateder číslicového návrhu a počítačových systémů FIT s doktorandskými studenty z university Tel Aviv z Izraele. Při návštěvě prof. Ilyi Levina z University Tel Aviv v listopadu 2012 jsme našli společná témata, která odpovídají současným trendům ve výzkumu vestavných systémů. Domluvili jsme užší spolupráci se zaměřením na PhD. studenty. Proto jsem se rozhodli uspořádat v podstatě nultý ročník společného semináře, a to tak, aby náklady akce byly co nejmenší. Předpokládáme přednesení příspěvků na téma vestavných systémů, logické syntézy a číslicového návrhu s ohledem na spolehlivost a bezpečnost, včetně bezpečných síťových přenosů. Účast prof Levina a jeho 5 doktorandů je již domluvená. Předpokládáme, že pozveme kolegy z ostatních českých universit zabývajících se stejnou tématikou podle kapacity střediska Temešvár. Hlavním cílem bude příprava společné konference v roce 2014 s širší účastí PhD. studentů i z dalších evropských států

2016 - 2018

With continuing miniaturization of present electronic devices, their dependability becomes significantly compromised. It is thus necessary to design devices that are reliable (functioning) even in presence of faults. This is typically achieved by introduction of redundancy, by which a correctness of data is ensured. Security of devices, i.e., their resistance to malicious attacks, is the second extremely important aspect of today. The security is also often achieved by redundancy, aiming at obscuring data. The interaction between techniques for fault-tolerant and attack-resistant design is however not well understood. The crossing points of both fields, the influence of controllability, observability, and redundancy will be studied. The target architecture will be programmable devices (FPGAs). It is necessary to devise a realistic fault model in FPGA for evaluation purposes. The model will be refined by calibrations using accelerated life tests (ALT).

2022 - 2025

The project researches new methods of effective protection against cyber threats that misuse secured communication for cyber attacks against servers and computers in the environment of high-speed networks. Based on available metadata, the project will investigate Machine learning methods suitable for determining the characteristics of the encrypted network flows and associated risks. The system will be implemented using a hardware-accelerated traffic monitor and a software prototype for high-speed detection of security incidents, which will be reported to the SIEM tool. Further, a plug-in to the QRadar system for the incident analysis will be developed. The project outcomes will also include reference data sets of network traffic and a system for their collection and annotation.

2010

In this work we will explore the resistance of ciphers KeeLoq, Hitag-2, PRESENT and Clefia against variants of brute-force attacks. The ciphers are dedicated for a Lightweight Cryptography, i.e. they find their application area in smartcards or car immobilizers. The first two ciphers are used in practice, the second two were designed as a replacement for outdated ciphers. We will design hardware architectures for cryptanalysis of these ciphers. The architectures will be implemented in FPGAs. Where possible, the Cost-Optimized Parallel Code Breaker COPACOBANA will be used. The main contribution of this work will insist in (i) design of architectures supporting brute-force attack on individual ciphers and (ii) evaluation of the resistance against brute-force attacks for those ciphers.

2015

The goal of the project is the research and development of security features of current information systems. The emphasis is placed on data and communicaton security at both hardware and software levels. The Network Security Research Group and the Applied Numerics and Cryptography Research Group have been involved in research of various security elements and aspects of information systems. It is especially development in the area of cryptanalysis of block and stream ciphers, in network security, in smart-card security, and in reverse engineering. The proposed project also addresses these thematic research areas.

2016

The goal of the project is the research and development of security features of current information systems. The emphasis is placed on data and communicaton security at both hardware and software levels. The Network Security Research Group has been involved in research of various security elements and aspects of information systems. The proposed project addresses these thematic research areas.

2017 - 2019

Cílem projektu je vytvořit a technicky vybavit Laboratoř inteligentních vestavných systémů. Laboratoř se bude zaměřena na vestavné systémy s integrovanými prvky umělé inteligence. Laboratoř bude studentům poskytovat technické zázemí pro předměty Základy inteligentních vestavných systémů (BI-ZIVS) v bakalářské etapě, Inteligentní vestavné systémy (MI-IVS) v magisterské etapě, bakalářské a diplomové práce. Technické vybavení laboratoře bude sledovat nejmodernější trendy v dané oblasti.

2024

Poster session se pořádá v rámci dvacátého ročníku prestižní konference CNSM (Conference on Network and Service Management), která se v roce 2024 pořádá v Praze. Plánovaná sekce pro prezentaci studentských posterů cílí na začínající výzkumníky a studenty nejen z ČVUT, ale z celého světa, aby získali zpětnou vazbu na jejich dosavadní či plánovaný výzkum v oblasti počítačových sítí. Tématika počítačových sítí patří ke klíčovým oblastem současného technologického světa, jejíž rozvoj je nutný k zajištění efektivní komunikace, sdílení informací a bezpečnosti přenášených dat. I proto konference cílí na velké množství témat zabývající se síťovou bezpečností, analýzou síťového provozu, inovativních síťových řešení a protokolů, správou sítí, spolehlivostí, testováním a aplikací nových algoritmů v síťovém prostředí. Tématicky navrhovaná akce souvisí i s úspěšně řešeným projektem SGS, jehož řešitelem je navrhovatel dr. Čejka. Pořádáním této konference chceme navázat na předchozí ročníky poster session pořadaných v rámci CNSM, které vždy rozproudily diskuze o nových výzkumných tématech a umožnily začínajícím výzkumníkům z řad Ph.D. či magisterských studentů získat zkušenosti s tímto typem akce. Dále tento plán navazuje i na předchozí ročníky studentského vědeckého workshopu Prague Embedded Systems Workshop (PESW) pořádaný Katedrou Číslicového Návrhu FIT ČVUT v Praze, na kterém již řadu let probíhá speciální sekce Network Security. Organizátoři konference jsou zejména členové laboratoře monitorování síťového provozu na Katedře Číslicového Návrhu, a to hlavně Ph.D. studenti, kteří si tak prakticky vyzkouší organizaci takového typu akce. Navíc předpokládáme i zapojení dalších Ph.D. studentů z ČVUT v Praze do programového výboru konference, kteří si tak budou mít možnost i vyzkoušet recenzování příspěvků ostatních výzkumníků. Samotná poster session se bude skládat z krátkých (2 stránkových) článků, které budou prezentovány v angličtině během konference ve formě plakátu (posteru)

2021

Náplň SVK v roce 2021 bude tvořit problematika moderní železnice odpovídající 21. století. Železnice má v 21. století své místo. Podle nedávné studie Mezinárodní železniční unie má železniční doprava v přepočtu na osobokilometry asi čtyřikrát méně externích nákladů než silniční nebo letecká. V nákladní dopravě je to dokonce šestkrát méně. Více než polovina externích nákladů silniční dopravy přitom pochází z nehod. U letadel externality z drtivé většiny souvisejí s exhalacemi a jejich neblahým vlivem na změnu klimatu. Důležitou oblastí moderní železnice 21. století je digitalizace, která je zakotvena v projektech Inteligentní dopravní systémy na železnici (ITS-R) resp. technologické rozpracování ITS-R v projektu Železnice 4.0. Důležitou aktuální změnou současné železnice je celková digitalizace, která není zaměřena pouze na oblast řízení a zabezpečení, ale i na oblast týkající se cestujících (přístup k internetu aj.), informačních a odbavovacích technologií, logistických a dispečerských aplikací. S tím souvisí především zásadní a systémové otázky pokrytí mobilními sítěmi celé železniční sítě a především vybavení novými digitálními technologiemi všech vozidel. To železnici do budoucna otevírá velké možnosti. S masivním přechodem k plně digitální železnici však vyvstávají nové a dosud tolik na železnici neřešené problémy jako jsou kybernetická bezpečnost či ekonomická udržitelnost a efektivita železnice. Proto je tematika ITS-R a Železnice 4.0 jednou z hlavních sekcí konference. Moderní železnice se samozřejmě dotýká i ostatních částí železničního provozu. Pokud chceme provozovat opravdu kvalitní a spolehlivou železniční dopravu, je nutné dbát o pravidelnou údržbu vozidel a zejména infrastruktury. Velkým problémem je nákladní doprava; většina vozidel je na hranici životnosti a jejich digitalizace je, zdá se, obtížná a ekonomicky nevýhodná. Je možné diskutovat kromě údržby také o provozu, nákupu, resp. pronájmu vozidel. Oblasti energetiky se kromě elektrifikace dotýká n

2022

Navrhovaná SVK navazuje na realizované studentské vědecké konference s železniční tematikou pořádané Fakultou dopravní v letech 2016, 2017, 2020 a 2021. Nosným tématem letošní SVK bude opět téma digitalizace železnice, která je v ČR zachycena v projektech Inteligentní dopravní systémy na železnici (ITS-R) resp. technologické rozpracování ITS-R v projektu Železnice 4.0. Digitalizace, kromě části řízení a zabezpečení, se týká cestujících (přístup k internetu aj.), informačních a odbavovacích technologií, logistických a dispečerských aplikací. S oborem logistika je spojena oblast optimalizace jízdních řádů a grafikonů, zejména dynamická optimalizace reagující na aktuální anomálie a zpoždění na železniční síti, vyžadující aplikaci informačních technologií typu zpracování velkých dat (Big Data), aplikace umělé inteligence, masivních paralelních (distribuovaných) výpočtů a simulací apod. Vzorem v této oblasti řízení jsou švýcarské železnice. S nástupem nových technologií bude třeba změnit i přístup ke školení dispečerů a strojvedoucích, nedílnou součást železničního systému je tedy školení založený na principech simulátorů (např. simulátorech lokomotivy, samozřejmě se systémem ETCS). Nezanedbatelnou součástí železničního systému musí být i údržba vozidel, infrastruktury a jejich inovace, ať už se jedná o konvenční tratě nebo připravované VRT. Bohužel, v ČR je průběžná údržba tratí v posledních letech minoritní oblastí. Organizátoři plánují zahájit konferenci třemi vyzvanými referáty z oblasti Železnice 4.0, simulace a vzdělávání strojvedoucích (doc. Leso), kolejových vozidel (doc. Kolář) a dokumentu Cestovní mapa - postup nasazování moderních technologií při přípravě a realizaci vysokorychlostních tratí v České republice (Ing. Vašátko). Konference bude rozdělena na tematické okruhy pokrývající výše zmiňovanou problematiku: Železnice 4.0 - ETCS, digitalizace, Optimalizace v řízení železniční dopravy, Inovace železniční infrastruktury, Moderní kolejová vozidla, Životní p

2011

The research projects of Digital Design and Dependability group are focused on dependable system design implemented in programmable gate arrays (FPGA) and their testing. Increasing of dependability of circuits will be achieved by effective usage of dynamic reconfiguration. For improving the testability of the circuits a method for decomposition of the circuit will be developed. Dependability models are the necessary part of such research, because they allow us to verify dependability parameters improvements gained from developed methods. The main features of dependability models will be simplicity, easy extension and easy modification. The models will be used to calculate dependability parameters in industrial applications such as railway security systems.

2023

PhD studenti katedry číslicového návrhu FITu za podpory svých školitelů se rozhodli uspořádat pracovní setkání - workshop s tématikou vztahující se k současným výzkumným i aplikačním výzvám, které podporují masivní rozvoj nových technologií a spolu s tím i možnost využití čím dál složitějších a chytřejších algoritmů. Tématika vestavných systémů v sobě zahrnuje mnoho výzkumných výzev v oblasti computer science: kritické aplikace (v dopravě i ve vesmíru), umělou inteligenci např. pro ovládání robotů, návrhy nových architektur odolných proti útokům a/i poruchám, real-time komunikaci na velké vzdálenosti, sběr dat z chytrých nízkopříkonových senzorových systémů, aj. Jinými slovy současný svět informatiky je propojený a cílem naší nové akce je propojit i studenty a jejich aktivity tak, aby jejich prezentace dílčích výsledků nebo zdánlivě slepých cest cílila ke vzájemné spolupráci a lepším týmovým a hlavně disertabilním výstupům. Chceme navázat na dříve pořádanou doktorskou konferenci na FITu, která ovšem byla povinná a nebyla výjezdní (a byla také podporovaná interním grantem SVK). Chceme podpořit nejen spolupráci na bázi poslechu přednášek, ale hlavně podpořit kuloární diskuse a hledání společných a vzájemně využitelných výzkumných témat. Organizátoři jsou zejména členové výzkumné skupiny "Digital Design & Dependability Research Group" (http://ddd.fit.cvut.cz/), a to hlavně PhD studenti, kteří budou předsedat jednotlivým sekcím a vyzkouší si tak prakticky roli "session chairs" na klasických konferencích. Bude připraven elektronický sborník abstraktů a soubor podkladů pro prezentace. Účast studentů magisterského, případně bakalářského studia, kteří uvažují o doktorském studiu je vítána. Hlavní náplní workshopu budou ústní prezentace a zároveň poskytnutí velkého prostoru pro diskuse o nejnovějších (třeba i rozpracovaných) výzkumných výsledcích i realizačních výstupech v oblasti, která má vztah k návrhu a aplikaci vestavných systémů, a to k jejich realizaci, verifi

2024

Doktorští studenti katedry číslicového návrhu FITu za podpory svých školitelů se rozhodli uspořádat pracovní setkání - workshop s tématikou vztahující se k současným výzkumným i aplikačním výzvám, které podporují masivní rozvoj nových technologií a spolu s tím i možnost využití čím dál složitějších a chytřejších algoritmů. Tématika vestavných systémů v sobě zahrnuje mnoho výzkumných výzev v oblasti computer science: kritické aplikace (v dopravě i ve vesmíru), umělou inteligenci např. pro ovládání robotů, návrhy nových architektur odolných proti útokům a/i poruchám, real-time komunikaci na velké vzdálenosti, sběr dat z chytrých nízkopříkonových senzorových systémů, aj. Jinými slovy současný svět informatiky je propojený a cílem této akce je propojit i studenty a jejich aktivity tak, aby jejich prezentace dílčích výsledků nebo zdánlivě slepých cest cílila ke vzájemné spolupráci a lepším týmovým a hlavně disertabilním výstupům. Touto konferencí chceme navázat na minulý ročník (2023) a také dříve pořádanou doktorskou konferenci na FITu, která ovšem byla povinná a nebyla výjezdní (a byla také podporovaná interním grantem SVK). Chceme podpořit nejen spolupráci na bázi poslechu přednášek, ale hlavně podpořit kuloární diskuse a hledání společných a vzájemně využitelných výzkumných témat. Organizátoři konference jsou zejména členové výzkumné skupiny "Digital Design & Dependability Research Group" (http://ddd.fit.cvut.cz/), a to hlavně PhD studenti, kteří budou zaštiťovat akci, případně předsedat jednotlivým sekcím a vyzkouší si tak prakticky roli "session chairs" na klasických konferencích. Bude připraven elektronický sborník abstraktů a soubor podkladů pro prezentace. Účast studentů magisterského, případně bakalářského studia, kteří uvažují o doktorském studiu je velmi vítána. Hlavní náplní workshopu budou ústní prezentace a zároveň poskytnutí velkého prostoru pro diskuse o nejnovějších (třeba i rozpracovaných) výzkumných výsledcích i realizačních výstupech v oblasti, kt

2012

Tematika a cíle konference: - návrh číslicových obvodů pro výpočetní a automatizační techniku - návrh analogových obvodů - popis číslicových obvodů a syntéza - analýza testovatelnosti - verifikace návrhu a testovatelnosti - generování testu, prostředky a metody pro autonomní testování - evolvable hardware, biologií inspirované techniky v návrhu a diagnostice - využití optimalizačních metod při návrhu elektronických obvodů - nové architektury počítačů (FPGA, GPGPU, IBM CELL) - vestavěné systémy - využití formálních prostředků v návrhu a diagnostice - systémy odolné proti poruchám - modelování a simulace číslicových obvodů - hw-sw codesign, SoC, IP cores - šifrování a komprese dat PAD 2012 je jubilejní již 10. ročník pracovního semináře pro studenty doktorského studia, organizovaného pracovníky univerzit a vědecko-výzkumných pracovišť v Čechách a na Slovensku, na němž studenti doktorského studia informují o výsledcích své výzkumné práce formou článku ve sborníku a prezen

2014

Cílem studentského - doktorského pracovního semináře je rozšířit kontakty v oblasti teorie i praxe vestavných systémů mezi Ph.D. studenty nejen z universit v České a Slovenské republice, ale navázat např. na úspěšnou spolupráci s Universitou v Tel-Avivu. Předpokládáme přednesení příspěvků na téma vestavných systémů, logické syntézy a číslicového návrhu s ohledem na spolehlivost a bezpečnost, včetně bezpečných síťových přenosů. Konkrétní témata: - Programmable/Re-configurable/Adaptable Architectures - SoC and NoC Design and Testing - Digital Design Optimization Methods - Architectures and Hardware for Security Applications - On-line and Off-line Error Detection and Correction - Testability Analysis - Logic Synthesis & Verification - Diagnosis & Testing of Embedded Systems - Applications of (embedded) digital systems. Prague Embedded Systems Workshop 2014 (PESW´14) je druhým ročníkem nízkonákladového semináře ESW 2013 (viz http://esw2013.fit.cvut.cz/), který měl velmi kladné ohlasy. Po domluvě s dalšími pracovišti (např. s University of California, Irvine, CA, U.S.A., konkrétně s prof. Jean-Luc Gaudiotem) plánujeme záběr semináře rozšířit, a proto hlavně kvůli snadnější dostupnosti jsme se rozhodli uspořádat příští ročník v Praze nebo blízkém okolí (Konkrétně v Roztokách u Prahy, hotel Academia). Předpokládáme, že by pracovní workshop, zatím zaměřený jen na prezentace a výsledky Ph.D. studentů mohl postupně přerůst v klasickou konferenci, ale vždy s částí (sekcí, či několika sekcemi) zaměřenými na výsledky Ph.D. studentů v oblastech vestavných návrhů a aplikací.

2018

Prague Embedded Systems Workshop (PESW 2018, http://pesw.fit.cvut.cz/2018/) je již šestým ročníkem akce přednostně určené pro studenty (doktorandy, ale i magisterské a bakalářské studenty) nejen z České republiky. Hlavní náplní a cílem jsou ústní prezentace a poskytnutí velkého prostoru pro diskuse o zajímavých výzkumných výsledcích i realizačních výstupech v oblasti, která má vztah k návrhu vestavných systémů, a to k jejich realizaci, verifikaci, syntéze, testovatelnosti a bezpečnosti. Ohlasy minulých pěti ročníků byly jednoznačně kladné, a to jak ohledně obsahu tak i místa konání a celkové organizace, proto akce bude opět v hotelu Academic v Roztokách u Prahy, který nás zcela uspokojil jednak svou polohou a jednak službami. Hlavním organizátorem je katedra číslicového návrhu FITu, zejména členové výzkumné skupiny "Digital Design & Dependability Research Group" (http://ddd.fit.cvut.cz/), a to hlavně studenti, kteří pracují na svých doktorských i diplomových nebo bakalářských pracích. Se svými dílčími i finálními výsledky se mohou na PESW pochlubit v mezinárodním měřítku, a to buď formou ústní prezentace nebo na posterové soutěži, viz níže . Od minulého ročníku jsme aktualizovali mezinárodní programový výbor, máme přislíbenou účast doktorandů, jejich školitelů a dalších aktivních účastníků z universit z Tel Avivu (Izrael), University of Leicester (UK), z Montpellier (Francie), University di Pavia (Itálie), Zelené Gory (Polsko), Černé hory, FIIT z Bratislavy (Slovensko), Západočeské university, firmy EaToN, z Brněnského VUTu a dalších. Počítáme samozřejmě s účastí studentů z ČVUT, z FELu, FITu i FD a pracujeme na propagaci pro získání studentů a odborníků z dalších pracovišť. Členové programového výboru mají za povinnost propagaci akce po celý rok na mezinárodních i vnitrostátních fórech. Vzhledem k mezinárodní účasti probíhá celý workshop v angličtině. Za největší přínos pokládáme navázání meziuniversitních a mezinárodních vztahů mezi studenty a odborníky z oblast

2019

Prague Embedded Systems Workshop (PESW 2019, http://pesw.fit.cvut.cz/2019/) bude již sedmým ročníkem akce přednostně určené pro studenty (doktorandy, magisterské a bakalářské studenty) z České republiky, EU i mimo EU . Hlavní náplní a cílem jsou ústní prezentace a poskytnutí velkého prostoru pro diskuse o zajímavých výzkumných výsledcích i realizačních výstupech v oblasti, která má vztah k návrhu vestavných systémů, a to k jejich realizaci, verifikaci, syntéze, testovatelnosti a bezpečnosti. Ohlasy minulých ročníků byly jednoznačně kladné, a to jak ohledně obsahu tak i místa konání a celkové organizace. Proto akci opět uspořádáme ve stejném formátu. Opět využijeme služby hotelu Academic v Roztokách u Prahy. Hlavním organizátorem je katedra číslicového návrhu FITu, zejména členové výzkumné skupiny "Digital Design & Dependability Research Group" (http://ddd.fit.cvut.cz/), a to hlavně studenti, kteří pracují na svých doktorských i diplomových nebo bakalářských pracích. Se svými dílčími i finálními výsledky se mohou na PESW pochlubit v mezinárodním měřítku, a to buď formou ústní prezentace nebo na posterové soutěži, viz níže. Každý ročník aktualizujeme mezinárodní programový výbor, získáváme významné odborníky a máme přislíbenou aktivní účast jejich studentů. Akce nabývá stále větší prestiže i v mezinárodním měřítku. Počítáme opět s účastí zástupců z universit (Tel Aviv - Izrael, Leicester - UK, Montpellier, Lyon - Francie, Řím, Pavia - Itálie, Leuven - Belgie, Zelená Gora - Polsko, Talinn - Estonsko, San Diego - US, FIIT Bratislava, VUT, ZČU) i firem (např. EaToN, ASICentrum, CESNET, aj.). Počítáme samozřejmě s účastí studentů z ČVUT, z FELu, FITu, FJFI, FD a pracujeme na propagaci pro získání studentů a odborníků z dalších pracovišť. Členové programového výboru mají za povinnost propagaci akce po celý rok na mezinárodních i vnitrostátních fórech. Vzhledem k mezinárodní účasti probíhá celý workshop v angličtině. Daří se nám získávat i velmi kvalitní zvané přednášky

2020

Prague Embedded Systems Workshop (PESW 2020) bude již osmým ročníkem akce přednostně určené pro studenty (doktorandy, magisterské a bakalářské studenty) z České republiky, EU i mimo EU . Hlavní náplní a cílem jsou ústní prezentace a poskytnutí velkého prostoru pro diskuse o zajímavých výzkumných výsledcích i realizačních výstupech v oblasti, která má vztah k návrhu vestavných systémů, a to k jejich realizaci, verifikaci, syntéze, testovatelnosti a bezpečnosti. Ohlasy minulých ročníků byly a jsou jednoznačně kladné, a to jak ohledně obsahu tak i místa konání a celkové organizace. Proto akci uspořádáme ve stejném formátu. Opět využijeme služby hotelu Academic v Roztokách u Prahy. Hlavním organizátorem je katedra číslicového návrhu FITu, zejména členové výzkumné skupiny "Digital Design & Dependability Research Group" (http://ddd.fit.cvut.cz/), a to hlavně studenti, kteří pracují na svých doktorských i diplomových nebo bakalářských pracích. Se svými dílčími i finálními výsledky se mohou na PESW pochlubit v mezinárodním měřítku, a to buď formou ústní prezentace nebo na posterové soutěži, viz níže. Každý ročník aktualizujeme mezinárodní programový výbor (tato aktualizace proběhla již před podáním přihlášky), získáváme významné odborníky a máme přislíbenou aktivní účast jejich studentů. Akce nabývá stále větší prestiže i v mezinárodním měřítku. Počítáme opět s účastí zástupců z universit (Tel Aviv - Izrael, Leicester - UK, Montpellier, Lyon, Grenoble - Francie, Řím, Pavia - Itálie, Leuven - Belgie, Zelená Gora - Polsko, Talinn - Estonsko, San Diego - US, FIIT Bratislava - Slovensko, VUT, ZČU a i další university z Česka) i firem (např. EaToN, ASICentrum, CESNET, ESET, STMicroelectronics aj.). Počítáme samozřejmě s účastí studentů z ČVUT, z FELu, FITu, FJFI, FD a pracujeme na propagaci pro získání studentů a odborníků z dalších pracovišť. Členové programového výboru mají za povinnost propagaci akce po celý rok na mezinárodních i vnitrostátních fórech. Vzhledem k mezináro

2021

Prague Embedded Systems Workshop (PESW 2021) bude již devátým ročníkem akce přednostně určené pro studenty (doktorandy, magisterské a bakalářské studenty) z České republiky, EU i mimo EU. Hlavní náplní a cílem jsou ústní prezentace a poskytnutí velkého prostoru pro diskuse o zajímavých výzkumných výsledcích i realizačních výstupech v oblasti, která má vztah k návrhu vestavných systémů, a to k jejich realizaci, verifikaci, syntéze, testovatelnosti a bezpečnosti. Ohlasy minulých ročníků byly a jsou jednoznačně kladné, přestože PESW 2020 proběhl viruálně.Chceme vužít tyto čerstvé zkušenosti a uspořádat PESW 2021 tak, že spojíme výhody obojího způsobu. Pro živou organizaci využijeme služby hotelu Academic v Roztokách u Prahy s tím, že ji budeme zároveň přenášet on-line. Hlavním organizátorem je katedra číslicového návrhu FITu, zejména členové výzkumné skupiny "Digital Design & Dependability Research Group" (http://ddd.fit.cvut.cz/), a to hlavně studenti, kteří pracují na svých doktorských i diplomových nebo bakalářských pracích. Se svými dílčími i finálními výsledky se mohou na PESW pochlubit v mezinárodním měřítku, a to buď formou ústní prezentace nebo na posterové soutěži, viz níže. Každý ročník aktualizujeme mezinárodní programový výbor, získáváme významné odborníky a jejich studenty. Akce nabývá stále větší prestiže i v mezinárodním měřítku. Počítáme opět s účastí zástupců z universit (Tel Aviv - Izrael, Leicester - UK, Montpellier, Lyon, Grenoble - Francie, Řím, Pavia - Itálie, Leuven - Belgie, Zelená Gora - Polsko, Talinn - Estonsko, San Diego - US, FIIT Bratislava - Slovensko, VUT, ZČU a i další university z Česka) i firem (např. EaToN, ASICentrum, CESNET, ESET, STMicroelectronics aj.). Počítáme samozřejmě s účastí studentů z ČVUT, z FELu, FITu, FJFI, FD a pracujeme na propagaci pro získání studentů a odborníků z dalších pracovišť. Členové programového výboru mají za povinnost propagaci akce po celý rok na mezinárodních i vnitrostátních fórech. Vzhledem k me

2022

Prague Embedded Systems Workshop (PESW 2022) bude jubilejním desátým ročníkem akce přednostně určené pro studenty (doktorandy, magisterské a bakalářské studenty) z České republiky, EU i mimo EU. Hlavní náplní a cílem jsou ústní prezentace a poskytnutí velkého prostoru pro diskuse o nejnovějších (třeba i rozpracovaných) výzkumných výsledcích i realizačních výstupech v oblasti, která má vztah k návrhu a aplikaci vestavných systémů, a to k jejich realizaci, verifikaci, syntéze, testovatelnosti a bezpečnosti. Ohlasy minulých ročníků byly a jsou jednoznačně kladné, přestože PESW 2020 proběhl viruálně a PESW 2021 měl některé příspěvky prezentované on-line. Přesto z principu hlavního cíle se budeme přednostně snažit zorganizovat PESW 2022 opět naživo. Hlavním organizátorem je katedra číslicového návrhu FITu, zejména členové výzkumné skupiny "Digital Design & Dependability Research Group" (http://ddd.fit.cvut.cz/), a to hlavně studenti, kteří pracují na svých doktorských, diplomových nebo bakalářských pracích. Se svými dílčími i finálními výsledky se mohou na PESW pochlubit v mezinárodním měřítku, a to buď formou ústní prezentace nebo na posterové soutěži, viz níže. Každý ročník aktualizujeme mezinárodní programový výbor, získáváme významné odborníky a jejich studenty. Akce nabývá stále větší prestiže i v mezinárodním měřítku. Počítáme opět s účastí zástupců z universit (Tel Aviv - Izrael, Leicester - UK, Montpellier, Lyon, Grenoble - Francie, Řím, Pavia - Itálie, Leuven - Belgie, Zelená Gora - Polsko, Talinn - Estonsko, San Diego - US, FIIT Bratislava - Slovensko, VUT, ZČU a i další university z Česka) i firem (např. EaToN, ASICentrum, CESNET, ESET, STMicroelectronics aj.). Počítáme samozřejmě s účastí studentů z ČVUT, z FELu, FITu, FJFI, FD a pracujeme na propagaci pro získání studentů a odborníků z dalších pracovišť z ČR i SR. Členové programového výboru mají za povinnost propagaci akce po celý rok na mezinárodních i vnitrostátních fórech. Vzhledem k mezinárodní úča

2023

Prague Embedded Systems Workshop (PESW 2023) bude již jedenáctým ročníkem akce přednostně určené pro studenty (doktorandy, magisterské a bakalářské studenty) z České republiky, EU i mimo EU. Hlavní náplní a cílem jsou ústní prezentace a poskytnutí velkého prostoru pro diskuse o nejnovějších (třeba i rozpracovaných) výzkumných výsledcích i realizačních výstupech v oblasti, která má vztah k návrhu a aplikaci vestavných systémů, a to k jejich realizaci, verifikaci, syntéze, testovatelnosti a bezpečnosti. Ohlasy všech minulých ročníků byly a jsou jednoznačně kladné, přestože jsme v dobách covidových umožnili prezentovat některé příspěvky on-line, je akce přednostně organizovaná živě, protože hlavním cílem je vzájemná komunikace a navázání mezinárodní spolupráce. Hlavním organizátorem je katedra číslicového návrhu FITu, zejména členové výzkumné skupiny "Digital Design & Dependability Research Group" (http://ddd.fit.cvut.cz/), a to hlavně studenti, kteří pracují na svých doktorských, diplomových nebo bakalářských pracích. Se svými dílčími i finálními výsledky se mohou na PESW pochlubit v mezinárodním měřítku, a to buď formou ústní prezentace nebo na posterové soutěži, viz níže. Každý ročník aktualizujeme mezinárodní programový výbor, získáváme významné odborníky a jejich studenty. Akce nabývá stále větší prestiže i v mezinárodním měřítku. Počítáme opět s účastí zástupců z universit (Tel Aviv - Izrael, Leicester - UK, Montpellier, Lyon, Grenoble - Francie, Řím, Pavia - Itálie, Leuven - Belgie, Zelená Gora - Polsko, Talinn - Estonsko, San Diego - US, FIIT Bratislava - Slovensko, VUT, ZČU a i další university z Česka) i firem (např. EaToN, ASICentrum, CESNET, Intel, STMicroelectronics aj.). Počítáme samozřejmě s účastí studentů z ČVUT, z FELu, FITu, FJFI, FD a pracujeme na propagaci pro získání studentů a odborníků z dalších pracovišť z ČR i SR. Podařilo se nám domluvit partnerství s prestižní akcí 28th IEEE European Test Symposium 2023 (https://cas.polito.it/ETS23/#/).

2024

Prague Embedded Systems Workshop (PESW 2024) bude již dvanáctým ročníkem akce přednostně určené pro studenty (doktorandy, magisterské a bakalářské studenty) nejen z ČVUT, ale z celé ČR, EU i mimo EU. Hlavní náplní a cílem jsou ústní prezentace a poskytnutí velkého prostoru pro diskuse o nejnovějších (třeba i rozpracovaných) výzkumných výsledcích i realizačních výstupech v oblasti, která má vztah k návrhu a aplikaci vestavných systémů, a to k jejich realizaci, verifikaci, syntéze, testovatelnosti a bezpečnosti. Ohlasy všech minulých ročníků byly a jsou jednoznačně kladné. Akce je organizovaná živě, protože hlavním cílem je vzájemná komunikace a navázání spolupráce, zejména mezinárodní. Ve výjímečných případech zajišťujeme prezentaci některých příspěvků on-line (například prezentace zvaných přednášek významných zahraničních odborníků). Hlavním organizátorem je katedra číslicového návrhu FITu, zejména členové výzkumné skupiny "Digital Design & Dependability Research Group" (http://ddd.fit.cvut.cz/). Aktivními účastníky jsou hlavně studenti, kteří pracují na svých doktorských, diplomových nebo bakalářských pracích. Se svými dílčími i finálními výsledky se mohou na PESW pochlubit v mezinárodním měřítku, a to buď formou ústní prezentace nebo na posterové soutěži, viz níže. Každý ročník aktualizujeme mezinárodní programový výbor, získáváme významné odborníky a jejich studenty. Akce nabývá stále větší prestiže i v mezinárodním měřítku. Počítáme opět s účastí zástupců z univerzit (Tel Aviv - Izrael, Leicester - UK, Montpellier, Lyon, Grenoble - Francie, Řím, Pavia - Itálie, Leuven - Belgie, Zelená Gora - Polsko, Talinn - Estonsko, San Diego - US, FIIT Bratislava - Slovensko, VUT, ZČU a i další univerzity z Česka) i firem (např. EaToN, ASICentrum, CESNET, Intel, STMicroelectronics aj.). Počítáme samozřejmě s účastí studentů z ČVUT, z FELu, FITu, FJFI, FD a pracujeme na propagaci pro získání studentů a odborníků z dalších pracovišť z ČR i SR. Rozšiřujeme i záběr témat formo

2017 - 2019

The importance of communication technologies in human society is continuously growing and the internet plays an important role in the everyday life of people around the world. The growth of data volumes makes the security analysis much harder. Malicious traffic, which is a common feature of the real network traffic, can affect operability of an infrastructure or threaten privacy and security of users. In addition, modern trends of connecting smart devices into the global network open a lot of security issues. Network security is a scope of research of many researchers and commercial companies, however, there are still many unsolved research topics. The aim of this project is a research of malicious traffic detection in high-speed networks and a development of tools for analysis and information gathering related to detected incidents.

2011

Improvements in manufacturing technology have resulted in increasing importance of testing in the manufacturing process and also its impact on the final cost of chip production. Existing algorithms for test vectors generation are usually designed to find only one suitable test vector for each fault. This strategy of test generation is suitable for tests which does not depend on other parameters (test application time, energy consumption during test/dissipation). However, consideration of the other parameters has been recently emphasized to increase the efficiency of the test (test application time, energy consumption) and that is why such customized tests popularity is rising. Implicit representations allow us to effectively describe the whole set of suitable test vectors. The best test vector (or subset of test vectors) for a given problem (test vectors compression, customized test generation) can be found by application of further constraints. If we are able to generate such a suita

2009 - 2011

The project deals with the basic research in the area of digital systems architectures which will allow to increase their reliablity parameters. The objective is to develop a methodology which will allow to increase safety and tolerance against failures in SoC circuits. It will be possible to test these circuits by means of additionally configured IP cores which will allow to reduce hardware components needed for maintenance purposes and use dynamic self reconfiguration to repair them. These approaches combine redundancy and self-repair on different levels of reconfigurable blocks granularity. The reconfigurtion mechnisms will be investigated on various platforms utilising different levels of granularity. These activities will result in the methodologyfor the design of highly reliable systems with predefined fault tolerance and prediction of safe operation characteristics. The research will be performed on three universities which have sufficient experience with project management, the

2020

Náplň SVK v roce 2020 bude tvořit problematika vysokorychlostních tratí připravovaných v České republice. Toto prioritní zaměření navazuje na usnesení vlády ze dne 22. 5. 2017, které schválilo výchozí strategický dokument ministerstva dopravy ČR "Příprava rozvoje rychlých železničních spojení v ČR" a zároveň stanovilo postup realizace záměrů tohoto programu. Vysokorychlostní železniční trať, zkráceně VRT, je železniční trať, na které jsou povoleny vyšší rychlosti než na konvenční železniční síti. Obecně se za vysokorychlostní trať považují ty, kde je traťová rychlost 250 km/h a vyšší (u nových tratí), nebo alespoň nad 200 km/h (u modernizovaných starších tratí). Některé nové tratě jsou již konstruované pro rychlost 350 km/h, ale může být na nich povolena rychlost nižší. Výstavba VRT v ČR by měla být zahájena do roku 2025 s tím, že pro urychlení přípravných prací nebudou tvořeny vlastní české národní standardy, ale SŽDC za 11 milionů korun zakoupila licenci na normy pro francouzský systém TGV. Výstavba VRT je jednou z podmínek rozvoje mobility v ČR, neboť současná síť konvenčních železničních tratí má již nedostatečnou provozní kapacitu. Současně je nutné se napojit na rozvíjející se síť VRT v Evropě včetně posledního rozvoje VRT v sousedních státech. Výstavbou VRT se výrazně zvýší konkurenceschopnost, kvalita a dostupnost železnice v ČR. Realizací tohoto záměru se přispěje k naplnění evropského strategického záměru - železnice jako páteř evropského integrovaného dopravního systému. Urychlení výstavby VRT a příprava podmínek pro jejich efektivní provozování znamená mít dostatek odborníků proto tento náročný technický a hospodářský úkol. K tomu musí být zaměřeno vzdělávání potřebných odborníků, podpora výzkumu, technického vývoje a inovací. K naplnění tohoto významného cíle chce také přispět naše Studentská vědecká konference IRICoN 2020: "Vysokorychlostní tratě - budoucnost české železnice". Odborná úroveň konference bude garantována vystoupením předních odborníků

2012 - 2014

Our intention is to study the properties of the multiple-modulus residual arithmetic with respect to specific numerical problems of linear algebra. One of complex problems of linear algebra suitable for our purpose is solving large systems of linear equations. This requires to create a model of a solver for performing experiments. The method of Gauss-Jordan elimination with residual pivoting is chosen as the base of the solver. In order to gain precise knowledge about the arithmetic used in the model, a hardware architecture of the model will be emulated on FPGA. This experimental solution enables us also verify the theoretical prediction about the spatial, temporal and communication complexity of the modeled solver.

2017 - 2019

The project is supposed to support active membership of Assoc. Prof. Kateřina Hyniová as the Czech representative in the Technical Committee on Mechatronic Systems of the International Federation of Automatic Control since 2017 till 2019. As the only reprezentative of the Czech Republic in the committee, she will participate in the TC meetings once a year at least and will present results of her research results in an international conference once a year.

2015

Prague Embedded Systems Workshop (PESW, http://pesw2015.fit.cvut.cz/) je již třetím ročníkem akce přednostně určené pro studenty (doktorandy i magisterské studenty), aby prezentovali a diskutovali o svých zajímavých výzkumných výsledcích i realizačních výstupech v oblasti, která má vztah k návrhu vestavných systémů, a to k jejich realizaci, verifikaci, syntéze, testovatelnosti i zajímavým aplikacím. Původní myšlenka vznikla na základě spolupráce mezi pražským FITem a kolegy z Tel Aviv University, tedy přímočarým cílem byla spolupráce s pracovištěm mimo EU. První ročník (ESW 2013) probíhal ve velmi neformální atmosféře ve středisku Temešvár v Jižních Čechách (http://esw2013.fit.cvut.cz/) a protože ohlasy byly jednoznačně kladné, uspořádali jsme druhý a nyní připravujeme již třetí ročník PESW 2015 opět v hotelu Academic v Roztokách u Prahy, který nás zcela uspokojil jednak svou polohou a jednak službami. Hlavními organizátory je katedra číslicového návrhu FITu a hlavně výzkumná skupina "Digital Design & Dependability Research Group" (http://ddd.fit.cvut.cz/). Podařilo se opět rozšířit programový výbor a máme přislíbenou účast doktorandů, jejich školitelů a dalších aktivních účastníků nejen z universit z Tel Avivu (Izrael), Zelené Gory (Polsko), Západočeské university, firmy EaToN, FELu a FITu jako v roce 2014, ale navíc ještě ze Slovenska, z USA a z Itálie. Vzhledem k mezinárodní účasti probíhá workshop v angličtině. SCOPE: The workshop PESW 2015 addresses emerging issues, hot problems, new solution methods, and their hardware and software implementations in the fields of digital and mixed-signal system design. It is especially focused on dependable and low power design, and testing methods related to the SoC technology and modern embedded applications. The workshop topics include (but are not limited to): Programmable/re-configurable/adaptable architectures SoC and NoC design and testing Digital design optimization methods Architectures and hardw

2016

Prague Embedded Systems Workshop (PESW 2016, http://pesw.fit.cvut.cz/2016/) je již čtvrtým ročníkem akce přednostně určené pro studenty (doktorandy i magisterské studenty) nejen z České republiky. Hlavní náplní a cílem jsou ústní prezentace a poskytnutí velkého prostoru pro diskuse o zajímavých výzkumných výsledcích i realizačních výstupech v oblasti, která má vztah k návrhu vestavných systémů, a to k jejich realizaci, verifikaci, syntéze, testovatelnosti i zajímavým aplikacím. Ohlasy minulých třech ročníků byly jednoznačně kladné, proto připravujeme již čtvrtý ročník PESW 2016 opět v hotelu Academic v Roztokách u Prahy, který nás zcela uspokojil jednak svou polohou a jednak službami. Hlavním organizátorem je katedra číslicového návrhu FITu, zejména členové výzkumné skupiny "Digital Design & Dependability Research Group" (http://ddd.fit.cvut.cz/). Od minulého ročníku se opět podařilo rozšířit mezinárodní programový výbor, máme přislíbenou účast doktorandů, jejich školitelů a dalších aktivních účastníků z universit z Tel Avivu (Izrael), University of Leicester (UK), University di Pavia (Itálie), Zelené Gory a Varšavy (Polsko), FIIT z Bratislavy, Západočeské university, firmy EaToN, FELu a FITu i z Brněnského VUT. CfP rozesíláme i na další pracoviště. Vzhledem k mezinárodní účasti probíhá workshop celý v angličtině. SCOPE: The workshop PESW 2015 addresses emerging issues, hot problems, new solution methods, and their hardware and software implementations in the fields of digital and mixed-signal system design. It is especially focused on dependable and low power design, and testing methods related to the SoC technology and modern embedded applications. The workshop topics include (but are not limited to): Programmable/re-configurable/adaptable architectures SoC and NoC design and testing Digital design optimization methods Architectures and hardware for security applications On-line and off-line error detection and correction Fault-tolerant control systems design me

2022 - 2025

Projekt reaguje na současný nedostatek nástrojů pro analýzu a verifikaci bezpečnostní certifikace zařízení používaných pro zajištění kybernetické bezpečnosti. Zejména u hardwarových zařízení implementujících kryptografické algoritmy, například čipových karet, je v ČR téměř nemožné spolehlivě ověřit deklarovanou úroveň bezpečnosti, což následně znemožňuje analýzu rizik systémů využívajících tato zařízení a tedy použití zařízení např. u bezpečnostních složek státu či v rámci kritických informačních infrastruktur. V rámci projektu budou vyvinuty nové hardwarové a softwarové nástroje založené na principech umělé inteligence, které bude možné využít pro specifické kroky automatizované verifikace bezpečnosti kryptografického zařízení - ať už na základě bezpečnostní certifikace nebo tvrzení výrobce/dodavatele.

2020 - 2022

The natural evolution of computer networks increases an overall complexity and diversity of infrastructures. Additionally, most traffic becomes encrypted. This trend makes network monitoring complicated because encryption decreases the visibility into the traffic. Also, the diversity of communication protocols makes the monitoring system complex. It is necessary to extend monitoring and threat detection tools to be capable of dealing with these new challenges. The goal of this project is the use of high-level application-specific P4 language to describe high-speed network devices for processing network traffic. The generic P4 description lets us to generate advanced IP flow exporting tools, which are going to be extended with additional packet-level characteristics. We plan to use the computed characteristics for the traffic classification and anomaly detection. The proposed project is focused on the encrypted traffic, which is used extensively nowadays, and the current monitoring tools are not prepared enough for it. The research activities will focus on selection of additional information for extended IP flows and suitable algorithms to process them.

2023 - 2025

Artificial intelligence and machine learning are beginning to penetrate many application domains, which enhances automation and uses a large amount of data to derive information. The natural evolution of computer networks leads to increased complexity, diversity, and massive use of encrypted protocols. This trend complicates the monitoring process, as encryption reduces visibility into traffic. In addition, the variety of protocols complicates the processing of the operation of monitoring systems. Existing monitoring and security analysis tools need to be extended to address the new characteristics of network traffic, and machine learning can leverage technologies and practices to do so. In the project, we plan to develop and use advanced tools for creating IP flows enriched with vectors of flags and statistics for machine learning. We plan to use the resulting extended IP flows for creating datasets, classifying traffic, and detecting security threats. The developed classification and detection algorithms will be examined, among other perspectives, from the point of view of time series created from network traffic. An essential part of the planned research is the analysis and automatic evaluation of the created data sets from network traffic.

2010

Ternary trees are newly rediscovered structures used as containers for storing of terms of logic functions described in a sum-of-products (SOP) form. Such a representation is, in comparison with the standard tabular representation, very efficient, especially for functions described by many product terms. One of the most important properties of ternary trees is the term look-up speed - the time complexity grows linearly with the number of input variables, whereas it does not depend on the number of stored terms. The aim of the project is to analyze possibilities of using ternary trees in various domains of logic synthesis. In our previous research we have developed a ternary tree based algorithm for minimization of completely specified single-output Boolean functions. We plan to generalize this algorithm to support a group minimization and incompletely specified Boolean functions. Finally, we wish to adopt algorithms used in the ESPRESSO minimizer for ternary trees. This is also the top

2014 - 2015

The project shall develop methods and algorithms for design of dependable digital systems realized by FPGA programmable devices. The initial description of such a system and the exploration of its possible architectures will commence at a lever higher than the RT level usual today. Because the descriptive languages used will have a formally-defined semantics, formal methods will be employed to verify correctness and other properties of the system. Core dependability parameters will be estimated early in the design process. Dependability criteria will control further design. The resulting design will be accompanied by algorithmically produced dependability models that will be of practical relevance. To achieve this goal, alternative ways to model the influence of SEU faults on FPGA circuits will be explored and compared with the results of Accelerated Life Tests (ALTs) under neutron irradiation. To eveluate SEU resistance of a design, fault injection methods into simulation models as well as into real devices together with formal fault classification methods will be employed. Suitable methods of redundancy introduction will be found to secure blocks of various kinds (combinational blocks, sequential blocks of synchronous and asynchronous construction) with respect to minimal system speed and cost degradation. The designed methods will be tested on benchmark circuits and compared to existing results. The results will be published through standard channels, that is, in refereed international journals and conferences.

2011 - 2013

The project is suppesed to support membership and work of Prof. Hyniová in the Technical Committee 4.2 on Mechatronic Systems IFAC during 2011-2013.

2016 - 2017

.

2014 - 2016

The main goal of the project is support of membership of the aplicant in the technical committee 4.2 on Mechatronic Systems IFAC. under the finantial support of the project the aplicant will participate in the committee meetings, in organizing conferences and publish results of her research work in the period of 2014 - 2016.