Dizertační práce
Akcelerace algoritmů návrhu číslicových zařízení
Současný průmyslový návrh a verifikace číslicových obvodů klade důraz na trvání vývoje. Obvyklý požadavek je stylu „o 1% lepší výsledek za čas delší o 1%“. V této situaci se jeví účelným použití akcelerace výpočtu. Standardně používané algoritmy byly navrženy pro sekvenční zpracování a jsou to obvykle složité, mnohovrstevné iterativní heuristiky. Akcelerovat takový výpočet vyžaduje nalézt i v těchto algoritmech (například, založených na metodě větví a hranic) paralelismus, případně nahradit některé části výpočtu lépe paralelizovatelnými postupy. Dále, je třeba stanovit, jaké architektury a granularity akcelerátorů nejlépe odpovídají navrženým výpočtům, a studovat jejich work-optimalitu, neboť ta se promítá do energetické efektivnosti výpočtu.