Dizertační práce
Akcelerace algoritmů návrhu číslicových zařízení
Současný průmyslový návrh a verifikace číslicových obvodů klade důraz na trvání vývoje. Obvyklý požadavek je stylu „o 1% lepší výsledek za čas delší o 1%“. V této situaci se jeví účelným použití akcelerace výpočtu. Standardně používané algoritmy byly navrženy pro sekvenční zpracování a jsou to obvykle složité, mnohovrstevné iterativní heuristiky. Akcelerovat takový výpočet vyžaduje nalézt i v těchto algoritmech (například, založených na metodě větví a hranic) paralelismus, případně nahradit některé části výpočtu lépe paralelizovatelnými postupy. Dále, je třeba stanovit, jaké architektury a granularity akcelerátorů nejlépe odpovídají navrženým výpočtům, a studovat jejich work-optimalitu, neboť ta se promítá do energetické efektivnosti výpočtu.
Aplikačně specifická omezení a optimalizace v přibližných výpočtech
Přibližné výpočty jsou metodou, jak plnit praktický účel konstruovaného zařízení s podstatně sníženými nároky (příkon, velikost, atd.) na implementaci. Používají se v zásadě dvě metriky přibližnosti: aritmetická diference (pokud se vektor binárních hodnot interpretuje jako číslo) a Hammingova vzdálenost, tedy počet binárních signálů odlišných od původní specifikace. Pro tyto dvě metriky jsou vyvíjeny postupy návrhu. Metrika přibližnosti ovšem vyplývá z účelu výpočtu. V případě obrazové informace diference zpravidla vyhovuje, v ostatních případech tomu obecně být nemusí. Dále, v aplikacích se objevují tvrdá omezení, tedy specifikace, které porušeny být nesmí. Většina současných postupů v návrhu číslicových systémů nedovoluje zavést libovolné, aplikačně specifické metriky, ani aplikačně specifická omezení. Cílem práce je vyvíjet takové postupy a doložit cenu, kterou je případně nutno za univerzálnost zaplatit.
Bakalářské práce
Emulátor instrukční sady výukového procesoru
Diplomové práce
Nástroj pro monitorování sítě na čipu
Návrh digitálního I2C slave IP bloku
Hardwarový akcelerátor pro dopočtení chybějících položek v datovém streamu
Asynchronní implementace šifry DES
Dizertační práce
Differential Power Analysis Countermeasures in Programmable Hardware
doc. Ing. Zdeněk Martinásek, Ph.D.
Prof. Paris Kitsos, PhD.
Differential Power Analysis Countermeasures in Programmable Hardware
doc. Ing. Zdeněk Martinásek, Ph.D.
Prof. Paris Kitsos, PhD.
Differential Power Analysis Countermeasures in Programmable Hardware
doc. Ing. Zdeněk Martinásek, Ph.D.
Prof. Paris Kitsos, PhD.
Differential Power Analysis Countermeasures in Programmable Hardware
doc. Ing. Zdeněk Martinásek, Ph.D.
Prof. Paris Kitsos, PhD.
Differential Power Analysis Countermeasures in Programmable Hardware
doc. Ing. Zdeněk Martinásek, Ph.D.
Prof. Paris Kitsos, PhD.
Differential Power Analysis Countermeasures in Programmable Hardware
doc. Ing. Zdeněk Martinásek, Ph.D.
Prof. Paris Kitsos, PhD.
Differential Power Analysis Countermeasures in Programmable Hardware
doc. Ing. Zdeněk Martinásek, Ph.D.
Prof. Paris Kitsos, PhD.