Vzdálený útok postranními kanály na šifru AES
Autor
René Gál
Rok
2024
Typ
Bakalářská práce
Vedoucí
doc. Dr.-Ing. Martin Novotný
Oponenti
Ing. Vojtěch Miškovský, Ph.D.
Katedra
Anotace
Táto práca skúmala replikovateľnosť vzdialeného útoku postrannými kanálmi. Na začiatku sa
vykonala analýza súčasných senzorov spotreby na čipoch FPGA a ich prístupov k uskutočňovaniu vzdialených útokov postrannými kanálmi. Následne sa ako vhodný kandidát identifikoval
routing delay senzor, ktorý sa nasadil na vývojovej doske Digilent Basys 3 (Xilinx Artix-7). Pomocou tohto senzoru sa vykonali merania, ktoré umožnili úspešnú vzdialenú odberovú analýzu
postranným kanálom na posledné kolo šifry AES-128, ktorá sa špecificky vyhodnotila pomocou
korelačnej odberovej analýzy. Potvrdila sa tak replikovateľnosť vzdialeného útoku zameraného na
získanie tajného kľúča v prítomnosti routing delay senzoru. Všetky použité pomocné programy
v jazyku Python boli okrem toho voľne sprístupnené v prílohe.
Implementace Paillierova kryptosystému a útok injekcí chyb na procesoru CEC 1702
Autor
Lukáš Daněk
Rok
2022
Typ
Bakalářská práce
Vedoucí
doc. Dr.-Ing. Martin Novotný
Oponenti
Ing. Jakub Klemsa
Katedra
Anotace
Bakalářská práce se zaměřuje na práci s kryptoprocesorem CEC1702. První část práce je orientovaná na zprovoznění programování kryptoprocesoru, úpra\-vu již vzniklé implementace knihovny pro práci s velkými čísly a implementace Paillierova kryptosystému pro zmíněný kryptoprocesor. Dále je v rámci práce vytvořen firmware, který umožňuje použití šifrovacího algoritmu RSA-CRT a Paillierova kryptosystému s variabilní délkou klíče. Druhá část práce se zaměřuje na útoky pomocí injekce chyb na šifrovací algoritmus RSA-CRT. Je použito generování zákmitů na napájení a zákmitů na zdroji hodinového signálu, a to pomocí sady ChipWhisperer.
Útoky jsou nejprve úspěšně provedeny na mikrokontrolér STM32F3, kdy je RSA-CRT implementováno pomocí knihovny pro práci s velkými čísly z první části práce. S využitím znalostí z útoků na STM32F3 byla vytvořena další sada útoků pro kryptoprocesor CEC1702, a to pomocí zákmitů na zdroji napájení, jelikož CEC1702 nemá možnost využívat externí zdroj hodinového signálu. Útok byl proveden na dvě verze RSA-CRT. První verze odpovídá implementaci pro STM32F3. Druhá verze využívá hardwarový akcelerátor kryptografických operací. Útok byl na~obě verze implementace úspěšný. V rámci práce je nastíněn možný postup, jakým směrem vzniklé implementace a realizované útoky injekcí chyb rozšířit. V příloze práce lze nalézt vytvořený návod pro programování kryptoprocesoru a dokumentaci k firmware.
Odběrová analýza kryptografického procesoru CEC 1702
Autor
Tereza Horníčková
Rok
2022
Typ
Bakalářská práce
Vedoucí
doc. Dr.-Ing. Martin Novotný
Oponenti
Ing. Jakub Klemsa
Katedra
Anotace
Cílem práce je poskytnout development flow pro kryptografický mikrokontroler CEC1702 a prozkoumat jeho odolnost proti útokům postranními kanály. Provedené útoky byla korelační odběrová analýza a korelační odběrová analýza vyššího řádu, útočící na první rundu šifrování. Po úspěšném napadení firmwarové implementace AES na jiném ARM procesoru - STM32F3 - bylo provedeno několik dalších - rovněž úspěšných - útoků na odpovídající implementaci na CEC1702. Poslední útoky byly vedeny na implementaci AES pomocí hardwarového akcelerátoru, kde všechny selhaly. Platformami pro útok byly ChipWhisperer toolchain a SICAK toolkit.
Víceúčelová hardwarová platforma pro kryptografii nad eliptickými křivkami
Autor
Vít Mašek
Rok
2022
Typ
Bakalářská práce
Vedoucí
doc. Dr.-Ing. Martin Novotný
Oponenti
Ing. Vojtěch Miškovský, Ph.D.
Katedra
Anotace
Tato práce představuje univerzální hardwarovou jednotku pro kryptografii nad eliptickými křivkami. Jednotka podporuje modulární aritmetiku s až 256 bitovým obecným modulem a optimalizovanou aritmetiku pro křivky P-256, Ed25519 a Curve25519, což umožňuje snadnou implementaci různých kryptografických algoritmů nad eliptickými křivkami. Pomocí této jednotky lze provést celý digitální podpis pomocí eliptické i Edwardsovy křivky, stejně jako algoritmus X25519 pro Diffie-Hellmanovu výměnu klíče. Tato jednotka najde své uplatnění například v dnes rychle se rozvíjející oblasti hardwarových peněženek nebo zařízení internetu věcí. Vzhledem k tomu, že jednotka je určena pro použití v ASIC, je navžena tak, aby byla úsporná co se týče plochy. Jednotlivé hardwarové prostředky jsou znovu použity pro různé výpočty. Jednotka umožňuje implementovat několik protiopatření proti útokům postranními kanály, především maskovací techniky, a to i po dokončení jejího návrhu.
Vliv odstupu signálu od šumu na úspěšnost útoku postranním kanálem
Autor
Adam Rektořík
Rok
2022
Typ
Bakalářská práce
Vedoucí
Ing. Petr Socha, Ph.D.
Oponenti
Ing. Vojtěch Miškovský, Ph.D.
Katedra
Anotace
Šifra PRESENT šifruje a dešfruje blok textu. Korelačni odběrová analýza je metoda útoku na
šifru, která vytvoři model spotřeby energie a tento model koreluje se skutečnou spotřebou při
šifrováni. Během šifrováni mohou nastat rušivé elementy, které by zamaskovaly velikost korelace.
Odstup signálu od šumu určuje poměr požadovaného signálu od nežádouciho jevu. Při výskytu
řušivých elementů poklesne odstup signálu od šumu. Práce cilenou změnou velikosti šumu zkoumá
vztah velikosti odstupu signálu od šumu a úspěšnost korelačni analýzy na prolomeni šifry.
Ochrana šifry PRESENT prostřednictvím falešných a vícenásobnýcch rund na FPGA
Autor
Petr Moucha
Rok
2020
Typ
Bakalářská práce
Vedoucí
Dr.-Ing. Martin Novotný
Oponenti
Ing. Stanislav Jeřábek
Katedra
Anotace
Práce pojednává o zabezpečení blokových šifer před útoky zaměřujícími se na informace o spotřebě během šifrování. Testovaným protiopatřením je technika vícenásobných a falešných rund, jejíž efektivnost nebyla doposud prokazatelně dokázána. Za účelem ověření předchozích výsledků a nalezení případných chyb v návrhu byla vytvořena takto zabezpečená verze šifry PRESENT v jazyce VHDL. Na této verzi byla poté provedena série testů, která odhalila průsak informací během začátku šifrování. Další úpravy obvodu poté vedly k progresivně lepším, avšak stále neuspokojivým výsledkům. Hlavním vylepšením bylo především náhodně opožděné nahrání platných vstupních dat do obvodu. Alternativně bylo také prozkoumáno, jaký vliv bude mít přidání dalších registrů, určených pro uložení výsledků falešných rund. Součástí řešení jsou i užitečné nástroje, které by měly usnadnit budoucí testování vícenásobných a falešných rund.
Vliv obrany hardwarové implementace AES vůči fault-injection útokům na její odolnost před útoky rozdílovou odběrovou analýzou
Autor
Martin Mašek
Rok
2018
Typ
Bakalářská práce
Vedoucí
Dr.-Ing. Martin Novotný
Oponenti
Ing. Vojtěch Miškovský, Ph.D.
Katedra
Anotace
Bakalářská práce se zabývá vlivem obrany vůči fault-injection útokům na šifrovací algoritmus AES implementovaný na FPGA Spartan 3E. Je prozkoumáno, zda tyto obvody pro detekci chyb mají nějaký dopad na odolnost před útoky rozdílovou odběrovou analýzou. V rámci práce byla vytvořena hardwarová implementace AES v jazyce VHDL a program ve skriptovacím jazyku Matlab pro provedí DPA útoku. Z tohoto základního návrhu bylo odvozeno dalších 5 variant obsahujících informační redundanci pro detekci chyb v průběhu chodu programu. U každé varianty byl zjištěn počet průběhů spotřeby, při kterých se úspěšně prolomí šifra a získá šifrový klíč. Výsledky neodhalily nějaký vliv na proveditelnost útoku.
Útok rozdílovou odběrovou analýzou na implementaci algoritmu AES na platformě Xilinx
Autor
Ondřej Semrád
Rok
2017
Typ
Bakalářská práce
Vedoucí
Dr.-Ing. Martin Novotný
Oponenti
Ing. Vojtěch Miškovský, Ph.D.
Katedra
Anotace
Práce se zabývá možnostmi aplikace metody rozdílové odberové analýzy (DPA)
na implementaci algoritmu AES na FPGA Spartan-3E od firmy Xilinx. V rámci
práce byly vytvořeny dvě rozdílné hardwarové implementace šifry AES v jazyce
VHDL a skript realizující DPA v programu Mathematica. Dále byla vytvořena
obálka realizující komunikaci modulu AES s počítačem pomocí sériové
linky. Do této obálky bylo následne vloženo osm ruzných variant šifry AES -
tři základní a pět zaměřených na odolnost proti poruchám. U jedné základní
varianty a všech zabezpečených byl určen minimální počet průběhů spotřeby,
který ješte stačí k prolomení klíče. Na základě porovnání těchto výsledku bylo
zjištěno, že časová, prostorová a ani informační redundance významně neovlivňuje
odolnost implementace proti DPA.
Útok postranními kanály na implementaci algoritmu AES na platformě Altera
Autor
Jan Říha
Rok
2017
Typ
Bakalářská práce
Vedoucí
Dr.-Ing. Martin Novotný
Oponenti
Ing. Vojtěch Miškovský, Ph.D.
Katedra
Anotace
Cílem práce je prozkoumat odolnost spolehlivostních variant šifry AES implementovaných
na programovatelném hradlovém poli (FPGA) firmy Altera
vuci vybraným útokum postranními kanály, konkrétne vuci útokum rozdílovou
odberovou analýzou (DPA). V rámci práce byl proveden útok rozdílovou
odberovou analýzou na nezabezpecenou implementaci šifry AES na FPGA.
Následne byl proveden útok na varianty upravené pro zvýšení odolnosti proti
poruše. Výsledky útoku byly porovnány se základní implementací šifry. Z porovnání
vyplývá, že použití informacní redundance na úrovni operace SubBytes
a použití prostorové a casové redundance na úrovni algoritmu i rundy
k zabezpecení algoritmu AES proti chybám neovlivnuje pocet prubehu spotreby
nutných k získání všech bytu klíce a tudíž ani odolnost proti útoku
pomocí rozdílové odberové analýzy.
Útoky postranními kanály na implementace kryptografických algoritmů
Autor
Lukáš Mazur
Rok
2017
Typ
Bakalářská práce
Vedoucí
Dr.-Ing. Martin Novotný
Oponenti
Ing. Vojtěch Miškovský, Ph.D.
Katedra
Anotace
V bakalářské práci byly prozkoumány možnosti rozdílové odběrové analýzy (DPA) na programovatelná hradlová pole (FPGA). V rámci práce byl modifikován program pro měření proudové spotřeby, vytvořeny skripty pro provádění DPA a vytvořeny různé implementace algoritmu AES na FPGA. Vyvinuté skripty a programy pro DPA byly ověřeny proti implementaci AES na čipové kartě. Poté, co tyto programy úspěšně prolomily implementaci na čipové kartě, přistoupili jsme k aplikaci DPA proti implementaci AES na desce s FPGA. DPA proti FPGA byla provedena v šesti různých konfiguracích. Tyto konfigurace se lišily v implementaci AES na FPGA, v konfiguraci desky, v nastavení osciloskopu a v metodě útoku. Byly nalezeny konfigurace, které byly úspěšně prolomeny. Bylo zjištěno, že nastavení osciloskopu a měřícího prostředí má významný dopad na proveditelnost DPA na FPGA. Implementace je méně důležitá pro úspěch útoku. Nejdůležitejší aspekt implementace je hodinová frekvence. Také bylo zjištěno, že použití různých zdrojů proudu a odebrání kondenzátorů na FPGA desce má významný dopad na proveditelnost DPA.
Útoky postranními kanály na implementace kryptografických algoritmů
Autor
Jan Severyn
Rok
2017
Typ
Bakalářská práce
Vedoucí
Dr.-Ing. Martin Novotný
Oponenti
Ing. Vojtěch Miškovský, Ph.D.
Katedra
Anotace
Bakalářská práce se zabývá možnostmi aplikace útoku metodou rozdílové odběrové analýzy (DPA) na implementace algoritmu AES na programovatelném hradlovém poli (FPGA). V rámci práce byly vytvořeny prostředky pro realizaci rozdílové odběrové analýzy. Jedná se o realizaci implementačních variant algoritmu AES na FPGA, implementaci skriptů realizujících DPA a úpravu programu pro měření spotřeby tak, aby byl použitelný pro FPGA přípravek. Vytvořené nástroje pro DPA byly ověřeny na implementaci algoritmu AES na čipové kartě, kde útok byl úspěšný. Ověřená metoda DPA byla poté aplikována na sedm různých konfigurací implementace algoritmu AES na FPGA. Jednotlivé konfigurace se liší variantami VHDL kódu, úpravou zapojení desky a použitím různých zdrojů napájení. Ani v jedné konfiguraci nebyl útok úspěšný. V rámci práce je také nastíněn možný budoucí postup při dalším průzkumu aplikace DPA na programovatelných hradlových polích.
Diplomové práce
Analýza postranních kanálů algoritmu ChaCha20
Autor
Lukáš Daněk
Rok
2025
Typ
Diplomová práce
Vedoucí
Ing. Vojtěch Miškovský, Ph.D.
Oponenti
Ing. Matúš Olekšák
Katedra
Anotace
Tato práce se zabývá zranitelností proudové šifry ChaCha20 vůči útokům pomocí postranních kanálů, se zaměřením na její softwarovou implementaci ve vestavných systémech. ChaCha20 je založena na principu ARX (Addition, Rotation, XOR), který využívá pouze jednoduché aritmetické a bitové operace, jež jsou obecně považovány za odolné vůči únikům informací. Nicméně nedávné výzkumy ukazují, že i tyto konstrukce mohou být při reálné implementaci zranitelné.
Cílem této práce je vyhodnotit bezpečnost šifry ChaCha20 vůči útokům založeným na analýze spotřeby. Šifra byla testována na dvou široce používaných platformách, XMEGA a STM32F3, s využitím nástroje ChipWhisperer pro postranní analýzu kanálů. Bylo provedeno důkladné vyhodnocení úniku informací pomocí specifického a nespecifického t-testu za účelem identifikace potenciálně zranitelných oblastí.
V případě nesprávného použití šifry, konkrétně opakovaného použití nonce, byl pomocí úspěšného CPA útoku rekonstruován celý výstupní proud klíče. Tento scénář slouží jednak jako důkaz zranitelnosti ChaCha20 při chybném nasazení, a zároveň jako ověření měřicího postupu a implementovaného útoku.
Při správném použití nonce se pomocí CPA nepodařilo rekonstruovat celý šifrovací klíč ani na jedné z platforem. Byl také proveden experiment o možnosti použití DPA, který byl ale rovněž neúspěšný. Byl však navržen a experimentálně ověřen nový postup založený na CPA, který umožňuje získat bajty klíče uložené v prvním sloupci stavové matice ChaCha20. Metoda využívá korelace v druhé rundě šifry a pomocí inverzních operací zpětně rekonstruuje původní bajty klíče.
Předzpracování průběhů spotřeby pro analýzu postranních kanálů na zařízení s nestabilními hodinami
Autor
Tereza Horníčková
Rok
2025
Typ
Diplomová práce
Vedoucí
Ing. Vojtěch Miškovský, Ph.D.
Oponenti
Ing. David Pokorný
Katedra
Anotace
Útoky postranními kanály a opatření proti nim jsou horkým tématem již desetiletí. Vzniklo nespočet různých způsobů jak útočníkovi zabránit v přístupu k citlivým datům. Mezi ně spadá i časové vychýlení způsobené insercí náhodných zpoždění či použitím nestabilního hodinového signálu. Naproti tomu vzniklo mnoho různých přístupů k narovnání těchto odchylek. Tato práce se věnuje jejich průzkumu a jednu z nich využívá pro detekci úniku informace u čipu s nestabilními hodinami.
Analýza postranních kanálů algoritmu SipHash v FPGA
Autor
Vít Mašek
Rok
2025
Typ
Diplomová práce
Vedoucí
Ing. Vojtěch Miškovský, Ph.D.
Oponenti
Ing. Matúš Olekšák
Katedra
Anotace
Útoky postranními kanály představují kritickou hrozbu pro bezpečnost kryptografických zařízení a využívají spíše úniků informace z fyzické implementace algoritmu, než jeho matematických zranitelností. Tato práce se zaměřuje na vyhodnocení odolnosti algoritmu SipHash, šifře funkce založené na ARX struktuře, proti útokům pomocí postranních kanálů při implementaci v FPGA. Ačkoli jsou šifry ARX často považovány za odolné vůči takovým útokům, nedávný výzkum naznačuje opak.
Součástí práce je kompletní a konfigurovatelná implementace algoritmu SipHash pro FPGA platformu na zařízení ChipWhisperer CW308 spolu s přípravou na měření spotřeby. Množství uniklé informace ve spotřebě zařízení je důkladně analyzováno pomocí statistických metod. Zjištěné zranitelnosti jsou pak využity při praktickém útoku postranními kanály.
Výsledky ukazují, že i při implementaci šifer založených na ARX konstrukci, jako je SipHash, je potřeba důkladně zvážit protiopatření proti útokům pomocí postranních kanálů. Tato práce poskytuje cenné poznatky o reálné bezpečnosti šifry SipHash a přispívá k širšímu pochopení hrozeb postranních kanálů v moderních vestavných systémech.
Implementace metod analýzy postranních kanálů pomocí strojového učení
Autor
Zdeněk Muzika
Rok
2025
Typ
Diplomová práce
Vedoucí
Ing. Vojtěch Miškovský, Ph.D.
Oponenti
Ing. Petr Socha, Ph.D.
Katedra
Anotace
Tato diplomová práce se zabývá implementací metod hlubokého učení v metodách analýzy postranních kanálů. V práci jsou prozkoumány techniky analýzy postranních kanálů a hlubokého učení. Analyzované metody jsou pak implementovány do nástrojové sady, umožňující je snadno používat. S vytvořeným nástrojem jsou pak provedeny experimenty, ověřující jeho funkčnost a analyzující použité metody.
Bezpečnostní analýza řídící jednotky pro automobily
Autor
Matúš Olekšák
Rok
2022
Typ
Diplomová práce
Vedoucí
Ing. Vojtěch Miškovský, Ph.D.
Oponenti
Ing. Petr Socha, Ph.D.
Katedra
Anotace
Tato práce se zabývá testováním zabezpečení řídicích jednotek pro automobily, konkrétněji zabezpečenou komunikací po sběrnici CAN. Byl zkoušen útok postranním kanálem, nahrání upraveného firmwaru a vyčtení bootloaderu přes JTAG. Výsledkem je úspěšný útok korelační odběrovou analýzou na algoritmus SipHash. Nepodařilo se mi jej však použít pro skutečnou řídicí jednotku, protože nebylo možné najít výpočet v naměřených datech. Přínosem této práce je analýza možných útoků na řídicí jednotky a úspěšný útok postranním kanálem na SipHash.
FPGA akcelerace baby varianty schématu WTFHE
Autor
Pavel Chytrý
Rok
2021
Typ
Diplomová práce
Vedoucí
doc. Dr.-Ing. Martin Novotný
Oponenti
Ing. Jakub Klemsa
Katedra
Anotace
S nárůstem cloudových výpočeních služeb je soukromí osobních údajů často v otázce, jelikož k nim má poskytovatel služeb plný přístup. Tuto situaci dále zhoršují zařízení, které mají přístup k soukromým datům uživatelů, ale postrádají výpočení sílu k provedení vlastního výzkumu - například nemocnice.
Jedním z řešení tohoto problému by mohlo být takzvané plně homomorfní šifrování (FHE), které dokáže vyhodnotit libovolnou funkci na šifrovaných datech bez nutnosti dešifrování na straně poskytovatele cloudových služeb. Oblast tohoto výzkumu je aktuálně velmi aktivní, s průlomem Gentryho et al. v roce 2009 a následným představením šifry TFHE od Chilloti et al.
Ukázalo se, že TFHE schéma je zvláště vhodné pro zabezpečení strojového učení jako služby (MLaaS). TFHE ve své původní podobě pracuje pouze s jednobitovým prostorem, avšak několik vylepšení umožňuje využití více hodnot. Tuto aktuální verzi jsme pracovně nazvali netWork-ready TFHE (WTFHE).
Obecně platí, že (W)TFHE šifry jsou o několik řádů pomalejší, než běžná šifrovací schéma. Tato práce je případová studie k určení urychlení výpočtu WTFHE za použití FPGA zařízení. Náš přínos spočívá v návrhu FPGA akcelerátoru schopného vyhodnotit jednoduchou neuronovou síť, změření jeho výkonu ve srovnání s softwarovým řešením, zjištěním hardwarových požadavků a jeho potenciál ve škálovatelnosti.
Analýza postranních kanálů postkvantového podpisu Rainbow
Autor
David Pokorný
Rok
2021
Typ
Diplomová práce
Vedoucí
Ing. Petr Socha
Oponenti
doc. Dr.-Ing. Martin Novotný
Katedra
Anotace
Rainbow, postkvantové podpisové schéma postavené na řešení soustavy kvadratických rovnic, je kandidát na nový standard připravovaný Národním institutem standardů a technologie (NIST). Základem práce je navrhnout cílený útok pomocí postranních kanálů na referenční implementaci, která byla dodána pro testovací účely během procesu standardizace. Útok je testován na~32bitovém STM32F3 ARM mikrokontroléru. Spolu s útokem jsou navrhnuta vhodná protiopatření, která zvyšují implementační bezpečnost. Implementovaná protiopatření jsou vyhodnocena z hlediska úniku informace.
Vliv nastavení syntézních parametrů na odolnost proti útokům postranními kanály
Autor
Tomáš Balihar
Rok
2020
Typ
Diplomová práce
Vedoucí
Dr.-Ing. Martin Novotný
Oponenti
Ing. Vojtěch Miškovský, Ph.D.
Katedra
Anotace
Aby byl návrh kryptografického obvodu použitelný, musí být hlavně bezpečný. Útoky postranními kanály jsou čím dál jednodušeji proveditelné a návrháři obvodů musí věnovat velkou část svého času implementaci obran proti těmto útokům. V některých případech ale může jejich práce přijít vniveč kvůli automatickým optimalizacím. Tato práce se zabývá vlivem nastavení syntézních parametrů na odolnost FPGA obvodů vůči útokům postranními kanály. Zaměřuje se na implementaci AES s několika obranami proti útokům a sledování, jaký mají změny vybraných parametrů vliv na bezpečnost obvodu. Nežádoucí úniky informací jsou vyhodnoceny pomocí Welchova t-testu.
Nástroje pro rychlé vytěžování dat při analýze postranních kanálů na FPGA
Autor
Ondřej Semrád
Rok
2020
Typ
Diplomová práce
Vedoucí
Ing. Vojtěch Miškovský, Ph.D.
Oponenti
Ing. Petr Socha
Katedra
Anotace
K provedení útoku odběrovou analýzou na kryptografické zařízení je třeba naměřit až miliony průběhů spotřeby tohoto zařízení. Cílem této práce je vytvořit sadu nástrojů, která urychlí a usnadní proces získávání průběhů spotřeby a zároveň bude podporovat co nejvíce různých šifrovacích algoritmů. Sada nástrojů bude zaměřená na implementace šifrovacích algoritmů v hardware, konkrétně v FPGA.
Implementace a vyhodnocení efektivity schématu VeraGreg na nízkonákladovém mikrokontroléru
Autor
Jan Říha
Rok
2019
Typ
Diplomová práce
Vedoucí
Ing. Jakub Klemsa
Oponenti
Dr.-Ing. Martin Novotný
Katedra
Anotace
Homomorfní šifrování je efektivním způsobem jak zajistit soukromí a zároveň zachovat možnost
zpracování dat. Framework VeraGreg, na rozdíl od jiných existujících homomorfních kryptosystémů, umožňuje verifikaci operací, které byly s šifrovými texty provedeny.
Tato práce se zabývá implementací frameworku VeraGreg a zhodnocením jeho efektivity v porovnání s naivním schématem založeným na symetrické šifře. Pro implementaci byl zvolen
zabezpečený mikrokontrolér CEC1302, v rámci práce byla vytvořena nová knihovna pro aritmetiku
velkých čísel a také dosud nepublikovaná implementace Paillierova kryptosystému využívající
hardwarový RSA akcelerátor.
Framework VeraGreg je v porovnání s naivním schématem 200krát pomalejší a zabírá o třetinu
více místa v paměti programu, není tedy vhodnou alternativou k symetrickým kryptosystémům. Na
druhou stranu zachovává soukromí uživatele a zároveň umožňuje provádět výpočty se
zašifrovanými daty včetně ověření, zda během výpočtu nedošlo k jejich změně.
Obrany proti útokům postranními kanály založené na dynamické rekonfiguraci FPGA
Autor
Jan Brejník
Rok
2019
Typ
Diplomová práce
Vedoucí
Ing. Stanislav Jeřábek
Oponenti
Dr.-Ing. Martin Novotný
Katedra
Anotace
Programovatelná hradlová pole (FPGA) disponují schopností dynamické rekonfigurace, díky které mohou být částečně přeprogramovány za běhu, a to bez nutnosti vnějšího zásahu. Jeden a ten samý výpočet tak může být v různých okamžicích realizován různým způsobem. Konkrétní způsob realizace v daný čas není pro případného útočníka známý, a proto je pro něj obtížnější využít informací uniklých postranními kanály k útoku, kterým by získal citlivé informace. Tato diplomová práce navazuje na článek [1], který popisuje aplikaci tří různých ochran na šifrovací algoritmus PRESENT. V rámci této práce byly tyto publikované ochrany aplikovány na šifrovací algoritmy PRESENT, SERPENT a AES. Algoritmus AES byl navíc implementován dvěma způsoby - první způsob je založen na postupu z [1], druhý způsob pak používá konečné kompozitní těleso pro implementaci S-Boxu, což vyžaduje méně CFGLUTů.
Programová výbava pro realizaci útoků postranními kanály
Autor
Petr Socha
Rok
2019
Typ
Diplomová práce
Vedoucí
Ing. Vojtěch Miškovský, Ph.D.
Oponenti
Dr.-Ing. Martin Novotný
Katedra
Anotace
Kryptoanalyza postrannich kanalu predstavuje vaznou hrozbu pro mnoho soucasnych kryptosystemu. Utok postrannim kanalem se typicky sklada z aktivni faze, tj. sberu dat, a z analyticke faze, tj. zkoumani a vyhodnocovani dat. V teto praci je predstaven softwarovy balicek, jenz obsahuje podporu pro ovladani kryptografickeho zarizeni, mereni pomoci osciloskopu, (pred)zpracovani dat, statistickou analyzu a pro vyhodnoceni utoku. Balicek je tvoren neinteraktivnimi textovymi aplikacemi s modularni plug-in architekturou, a je uvolnen pod svobodnou licenci.
Dizertační práce
Differential Power Analysis Countermeasures in Programmable Hardware
Autor
Ing. Stanislav Jeřábek
Rok
2024
Typ
Dizertační práce
Vedoucí
doc. Ing. Jan Schmidt, Ph.D.
Oponenti
Dr. Vincent Grosso
doc. Ing. Zdeněk Martinásek, Ph.D.
Prof. Paris Kitsos, PhD.
doc. Ing. Zdeněk Martinásek, Ph.D.
Prof. Paris Kitsos, PhD.
Katedra