Závěrečné práce

Dr.-Ing. Martin Novotný

Ing. Stanislav Jeřábek

Katedra číslicového návrhu

Práce pojednává o zabezpečení blokových šifer před útoky zaměřujícími se na informace o spotřebě během šifrování. Testovaným protiopatřením je technika vícenásobných a falešných rund, jejíž efektivnost nebyla doposud prokazatelně dokázána. Za účelem ověření předchozích výsledků a nalezení případných chyb v návrhu byla vytvořena takto zabezpečená verze šifry PRESENT v jazyce VHDL. Na této verzi byla poté provedena série testů, která odhalila průsak informací během začátku šifrování. Další úpravy obvodu poté vedly k progresivně lepším, avšak stále neuspokojivým výsledkům. Hlavním vylepšením bylo především náhodně opožděné nahrání platných vstupních dat do obvodu. Alternativně bylo také prozkoumáno, jaký vliv bude mít přidání dalších registrů, určených pro uložení výsledků falešných rund. Součástí řešení jsou i užitečné nástroje, které by měly usnadnit budoucí testování vícenásobných a falešných rund.

Práce na DSpace

Dr.-Ing. Martin Novotný

Ing. Vojtěch Miškovský, Ph.D.

Katedra číslicového návrhu

Bakalářská práce se zabývá vlivem obrany vůči fault-injection útokům na šifrovací algoritmus AES implementovaný na FPGA Spartan 3E. Je prozkoumáno, zda tyto obvody pro detekci chyb mají nějaký dopad na odolnost před útoky rozdílovou odběrovou analýzou. V rámci práce byla vytvořena hardwarová implementace AES v jazyce VHDL a program ve skriptovacím jazyku Matlab pro provedí DPA útoku. Z tohoto základního návrhu bylo odvozeno dalších 5 variant obsahujících informační redundanci pro detekci chyb v průběhu chodu programu. U každé varianty byl zjištěn počet průběhů spotřeby, při kterých se úspěšně prolomí šifra a získá šifrový klíč. Výsledky neodhalily nějaký vliv na proveditelnost útoku.

Práce na DSpace

Dr.-Ing. Martin Novotný

Ing. Vojtěch Miškovský, Ph.D.

Katedra číslicového návrhu

Práce se zabývá možnostmi aplikace metody rozdílové odberové analýzy (DPA) na implementaci algoritmu AES na FPGA Spartan-3E od firmy Xilinx. V rámci práce byly vytvořeny dvě rozdílné hardwarové implementace šifry AES v jazyce VHDL a skript realizující DPA v programu Mathematica. Dále byla vytvořena obálka realizující komunikaci modulu AES s počítačem pomocí sériové linky. Do této obálky bylo následne vloženo osm ruzných variant šifry AES - tři základní a pět zaměřených na odolnost proti poruchám. U jedné základní varianty a všech zabezpečených byl určen minimální počet průběhů spotřeby, který ješte stačí k prolomení klíče. Na základě porovnání těchto výsledku bylo zjištěno, že časová, prostorová a ani informační redundance významně neovlivňuje odolnost implementace proti DPA.

Práce na DSpace

Dr.-Ing. Martin Novotný

Ing. Vojtěch Miškovský, Ph.D.

Katedra číslicového návrhu

Cílem práce je prozkoumat odolnost spolehlivostních variant šifry AES implementovaných na programovatelném hradlovém poli (FPGA) firmy Altera vuci vybraným útokum postranními kanály, konkrétne vuci útokum rozdílovou odberovou analýzou (DPA). V rámci práce byl proveden útok rozdílovou odberovou analýzou na nezabezpecenou implementaci šifry AES na FPGA. Následne byl proveden útok na varianty upravené pro zvýšení odolnosti proti poruše. Výsledky útoku byly porovnány se základní implementací šifry. Z porovnání vyplývá, že použití informacní redundance na úrovni operace SubBytes a použití prostorové a casové redundance na úrovni algoritmu i rundy k zabezpecení algoritmu AES proti chybám neovlivnuje pocet prubehu spotreby nutných k získání všech bytu klíce a tudíž ani odolnost proti útoku pomocí rozdílové odberové analýzy.

Práce na DSpace

Dr.-Ing. Martin Novotný

Ing. Vojtěch Miškovský, Ph.D.

Katedra číslicového návrhu

V bakalářské práci byly prozkoumány možnosti rozdílové odběrové analýzy (DPA) na programovatelná hradlová pole (FPGA). V rámci práce byl modifikován program pro měření proudové spotřeby, vytvořeny skripty pro provádění DPA a vytvořeny různé implementace algoritmu AES na FPGA. Vyvinuté skripty a programy pro DPA byly ověřeny proti implementaci AES na čipové kartě. Poté, co tyto programy úspěšně prolomily implementaci na čipové kartě, přistoupili jsme k aplikaci DPA proti implementaci AES na desce s FPGA. DPA proti FPGA byla provedena v šesti různých konfiguracích. Tyto konfigurace se lišily v implementaci AES na FPGA, v konfiguraci desky, v nastavení osciloskopu a v metodě útoku. Byly nalezeny konfigurace, které byly úspěšně prolomeny. Bylo zjištěno, že nastavení osciloskopu a měřícího prostředí má významný dopad na proveditelnost DPA na FPGA. Implementace je méně důležitá pro úspěch útoku. Nejdůležitejší aspekt implementace je hodinová frekvence. Také bylo zjištěno, že použití různých zdrojů proudu a odebrání kondenzátorů na FPGA desce má významný dopad na proveditelnost DPA.

Práce na DSpace

Dr.-Ing. Martin Novotný

Ing. Vojtěch Miškovský, Ph.D.

Katedra číslicového návrhu

Bakalářská práce se zabývá možnostmi aplikace útoku metodou rozdílové odběrové analýzy (DPA) na implementace algoritmu AES na programovatelném hradlovém poli (FPGA). V rámci práce byly vytvořeny prostředky pro realizaci rozdílové odběrové analýzy. Jedná se o realizaci implementačních variant algoritmu AES na FPGA, implementaci skriptů realizujících DPA a úpravu programu pro měření spotřeby tak, aby byl použitelný pro FPGA přípravek. Vytvořené nástroje pro DPA byly ověřeny na implementaci algoritmu AES na čipové kartě, kde útok byl úspěšný. Ověřená metoda DPA byla poté aplikována na sedm různých konfigurací implementace algoritmu AES na FPGA. Jednotlivé konfigurace se liší variantami VHDL kódu, úpravou zapojení desky a použitím různých zdrojů napájení. Ani v jedné konfiguraci nebyl útok úspěšný. V rámci práce je také nastíněn možný budoucí postup při dalším průzkumu aplikace DPA na programovatelných hradlových polích.

Práce na DSpace

Dr.-Ing. Martin Novotný

Ing. Jakub Klemsa

Katedra číslicového návrhu

S nárůstem cloudových výpočeních služeb je soukromí osobních údajů často v otázce, jelikož k nim má poskytovatel služeb plný přístup. Tuto situaci dále zhoršují zařízení, které mají přístup k soukromým datům uživatelů, ale postrádají výpočení sílu k provedení vlastního výzkumu - například nemocnice. Jedním z řešení tohoto problému by mohlo být takzvané plně homomorfní šifrování (FHE), které dokáže vyhodnotit libovolnou funkci na šifrovaných datech bez nutnosti dešifrování na straně poskytovatele cloudových služeb. Oblast tohoto výzkumu je aktuálně velmi aktivní, s průlomem Gentryho et al. v roce 2009 a následným představením šifry TFHE od Chilloti et al. Ukázalo se, že TFHE schéma je zvláště vhodné pro zabezpečení strojového učení jako služby (MLaaS). TFHE ve své původní podobě pracuje pouze s jednobitovým prostorem, avšak několik vylepšení umožňuje využití více hodnot. Tuto aktuální verzi jsme pracovně nazvali netWork-ready TFHE (WTFHE). Obecně platí, že (W)TFHE šifry jsou o několik řádů pomalejší, než běžná šifrovací schéma. Tato práce je případová studie k určení urychlení výpočtu WTFHE za použití FPGA zařízení. Náš přínos spočívá v návrhu FPGA akcelerátoru schopného vyhodnotit jednoduchou neuronovou síť, změření jeho výkonu ve srovnání s softwarovým řešením, zjištěním hardwarových požadavků a jeho potenciál ve škálovatelnosti.

Práce na DSpace

Ing. Petr Socha

Dr.-Ing. Martin Novotný

Katedra informační bezpečnosti

Rainbow, postkvantové podpisové schéma postavené na řešení soustavy kvadratických rovnic, je kandidát na nový standard připravovaný Národním institutem standardů a technologie (NIST). Základem práce je navrhnout cílený útok pomocí postranních kanálů na referenční implementaci, která byla dodána pro testovací účely během procesu standardizace. Útok je testován na~32bitovém STM32F3 ARM mikrokontroléru. Spolu s útokem jsou navrhnuta vhodná protiopatření, která zvyšují implementační bezpečnost. Implementovaná protiopatření jsou vyhodnocena z hlediska úniku informace.

Práce na DSpace

Dr.-Ing. Martin Novotný

Ing. Vojtěch Miškovský, Ph.D.

Katedra číslicového návrhu

Aby byl návrh kryptografického obvodu použitelný, musí být hlavně bezpečný. Útoky postranními kanály jsou čím dál jednodušeji proveditelné a návrháři obvodů musí věnovat velkou část svého času implementaci obran proti těmto útokům. V některých případech ale může jejich práce přijít vniveč kvůli automatickým optimalizacím. Tato práce se zabývá vlivem nastavení syntézních parametrů na odolnost FPGA obvodů vůči útokům postranními kanály. Zaměřuje se na implementaci AES s několika obranami proti útokům a sledování, jaký mají změny vybraných parametrů vliv na bezpečnost obvodu. Nežádoucí úniky informací jsou vyhodnoceny pomocí Welchova t-testu.

Práce na DSpace

Ing. Vojtěch Miškovský, Ph.D.

Ing. Petr Socha

Katedra číslicového návrhu

K provedení útoku odběrovou analýzou na kryptografické zařízení je třeba naměřit až miliony průběhů spotřeby tohoto zařízení. Cílem této práce je vytvořit sadu nástrojů, která urychlí a usnadní proces získávání průběhů spotřeby a zároveň bude podporovat co nejvíce různých šifrovacích algoritmů. Sada nástrojů bude zaměřená na implementace šifrovacích algoritmů v hardware, konkrétně v FPGA.

Práce na DSpace

Ing. Jakub Klemsa

Dr.-Ing. Martin Novotný

Katedra číslicového návrhu

Homomorfní šifrování je efektivním způsobem jak zajistit soukromí a zároveň zachovat možnost zpracování dat. Framework VeraGreg, na rozdíl od jiných existujících homomorfních kryptosystémů, umožňuje verifikaci operací, které byly s šifrovými texty provedeny. Tato práce se zabývá implementací frameworku VeraGreg a zhodnocením jeho efektivity v porovnání s naivním schématem založeným na symetrické šifře. Pro implementaci byl zvolen zabezpečený mikrokontrolér CEC1302, v rámci práce byla vytvořena nová knihovna pro aritmetiku velkých čísel a také dosud nepublikovaná implementace Paillierova kryptosystému využívající hardwarový RSA akcelerátor. Framework VeraGreg je v porovnání s naivním schématem 200krát pomalejší a zabírá o třetinu více místa v paměti programu, není tedy vhodnou alternativou k symetrickým kryptosystémům. Na druhou stranu zachovává soukromí uživatele a zároveň umožňuje provádět výpočty se zašifrovanými daty včetně ověření, zda během výpočtu nedošlo k jejich změně.

Práce na DSpace

Ing. Stanislav Jeřábek

Dr.-Ing. Martin Novotný

Katedra číslicového návrhu

Programovatelná hradlová pole (FPGA) disponují schopností dynamické rekonfigurace, díky které mohou být částečně přeprogramovány za běhu, a to bez nutnosti vnějšího zásahu. Jeden a ten samý výpočet tak může být v různých okamžicích realizován různým způsobem. Konkrétní způsob realizace v daný čas není pro případného útočníka známý, a proto je pro něj obtížnější využít informací uniklých postranními kanály k útoku, kterým by získal citlivé informace. Tato diplomová práce navazuje na článek [1], který popisuje aplikaci tří různých ochran na šifrovací algoritmus PRESENT. V rámci této práce byly tyto publikované ochrany aplikovány na šifrovací algoritmy PRESENT, SERPENT a AES. Algoritmus AES byl navíc implementován dvěma způsoby - první způsob je založen na postupu z [1], druhý způsob pak používá konečné kompozitní těleso pro implementaci S-Boxu, což vyžaduje méně CFGLUTů.

Práce na DSpace

Ing. Vojtěch Miškovský, Ph.D.

Dr.-Ing. Martin Novotný

Katedra číslicového návrhu

Kryptoanalyza postrannich kanalu predstavuje vaznou hrozbu pro mnoho soucasnych kryptosystemu. Utok postrannim kanalem se typicky sklada z aktivni faze, tj. sberu dat, a z analyticke faze, tj. zkoumani a vyhodnocovani dat. V teto praci je predstaven softwarovy balicek, jenz obsahuje podporu pro ovladani kryptografickeho zarizeni, mereni pomoci osciloskopu, (pred)zpracovani dat, statistickou analyzu a pro vyhodnoceni utoku. Balicek je tvoren neinteraktivnimi textovymi aplikacemi s modularni plug-in architekturou, a je uvolnen pod svobodnou licenci.

Práce na DSpace

prof. Ing. Hana Kubátová, CSc.

Dr. Paris Kitsos; Giorgio Di Natale, Ph.D.; Prof. Lejla Batina, PDEng.

Katedra číslicového návrhu

Práce na DSpace