V Laboratoři vestavné bezpečnosti se zabýváme všemi aspekty bezpečnosti vestavných zařízení. Dnes počítačové systémy řídí nejen automobily, vlaky, ale také chytré domácnosti nebo celá města. Pro zajištění bezpečnosti těchto často autonomních systémů, v IoT prostředí navíc omezených požadavky na malou velikost i spotřebu, je korektní implementace kryptografických algoritmů kritickou záležitostí.
Věnujeme se bezpečnosti Internetu věcí, kyber-fyzikálních systémů a vestavných systémů. Mezi naše výzkumná témata mj. patří:
- Návrh kryptografického hardwaru, hlavně v programovatelných hradlových polích (FPGA).
- Kryptoanalýza, tedy útoky,
- ať už s využitím programovatelného hardware (FPGA) nebo
- prostřednictvím postranních kanálů, a
- účinná ochrana proti takovým útokům.
- Ochrana vestavných systémů s mikroprocesory (Internet věcí, čipové karty, …).
- Spolehlivost kryptografických systémů.
Vedoucí laboratoře
Členové laboratoře
Vybavení
Osciloskopy
V Hardwarové laboratoři máme osciloskopy, kterými měříme postranní kanály například na programovatelných hradlových polích (FPGA).
SICAK: SIde-Channel Analysis toolKit
SICAK: SIde-Channel Analysis toolKit je modulární toolkit pro rychlou analýzu postranních kanálů.
Činnost laboratoře se dotýká těchto témat
Projekty
Návrh, programování a verifikace vestavných systémů
DRASTIC: Dynamically Reconfigurable Architectures for Side-channel analysis protecTIon of Cryptographic implementations
Bezpečné a spolehlivé architektury pro programovatelné obvody
Výzkum vztahů a společných vlastností spolehlivých a bezpečných architektur založených na programovatelných obvodech
Publikace
WTFHE: neural-netWork-ready Torus Fully Homomorphic Encryption
Novel Dummy Rounds Schemes as a DPA Countermeasure in PRESENT Cipher
Analyzing and Optimizing the Dummy Rounds Scheme
Multiprecision ANSI C Library for Implementation of Cryptographic Algorithms on Microcontrollers
Dynamic Logic Reconfiguration Based Side-Channel Protection of AES and Serpent
First-Order and Higher-Order Power Analysis: Computational Approaches and Aspects
SICAK: An open-source SIde-Channel Analysis toolKit
Efficient algorithmic evaluation of correlation power analysis: Key distinguisher based on the correlation trace derivative
Dummy Rounds as a DPA countermeasure in hardware
Speeding up differential power analysis using integrated power traces
Correlation Power Analysis Distinguisher Based on the Correlation Trace Derivative
Practical Session: Differential Power Analysis for Beginners
Emulator of Contactless Smart Cards in FPGA
Differential Power Analysis on FPGA board: Boundaries of Success
Influence of passive hardware redundancy on differential power analysis resistance of AES cipher implemented in FPGA
Cryptanalytic attacks on cyber-physical systems
Influence of Fault-Tolerance Techniques on Power-Analysis Resistance of Cryptographic Design
Optimization of Pearson correlation coefficient calculation for DPA and comparison of different approaches
Influence of fault-tolerant design methods on differential power analysis resistance of AES cipher: Methodics and challenges
High-Performance Cryptanalysis on RIVYERA and COPACOBANA Computing Systems
Differential Power Analysis under Constrained Budget: Low Cost Education of Hackers
Lightweight Cipher Resistivity against Brute-Force Attack: Analysis of PRESENT
Evaluating Cryptanalytical Strength of Lightweight Cipher PRESENT on Reconfigurable Hardware
Breaking Hitag2 with Reconfigurable Hardware
Cryptanalysis of KeeLoq with COPACOBANA
Jak to u nás vypadá

Kontaktní osoba

Dr.-Ing. Martin Novotný
- +420224358715
- Martin.Novotny@fit.cvut.cz
- TH:A-1033
Kde nás najdete?
Laboratoř vestavné bezpečnosti
Katedra číslicového návrhu
Fakulta informačních technologií
České vysoké učení technické v Praze
Místnost TH:A-1058 (Budova A, 10. patro)
Thákurova 7
Praha 6 – Dejvice
160 00