Performance Comparison of Multiple Approaches of Status Register for Medium Density Memory Suitable for Implementation of a Lossless Compression Dictionary
Autoři
Bartík, M.; Ubik, S.; Kubalík, P.; Beneš, T.
Rok
2018
Publikováno
Proceedings of the 2018 ACM/SIGDA International Symposium on Field-Programmable Gate Arrays. New York: ACM, 2018. p. 290. ISBN 978-1-4503-5614-5.
Typ
Stať ve sborníku
Pracoviště
Anotace
This paper presents a performance comparison of various approaches of realization of status register suitable for maintaining (in)valid bits in mid-density memory structures implemented in Xilinx FPGAs. An example of a such structure with status register could be a dictionary for Lempel-Ziv based lossless compression algorithms where the dictionary has to be initialized before each run of the algorithm with minimum time and logic resources consumption. The performance evaluation of designs has been made in Xilinx ISE and Vivado toolkits for the Virtex-7 FPGA. This research has been partially supported by the CTU project SGS17/017/OHK3/1T/18 "Dependable and attack-resistant architectures for programmable devices" and by the project "E-infrastructure CESNET "modernization" no. CZ.02.1.01/0.0/0.0/16 013/0001797.
Nová a efektivní metoda pro zajištení platnosti dat ve vestavných pamětech FPGA se zaměřením na kompresi IP packetů v reálném čase
Autoři
Bartík, M.; Ubik, S.; Kubalík, P.
Rok
2016
Publikováno
Počítačové Architektury & Diagnostika PAD 2016 - Sborník příspěvků. Brno: Vysoké učení technické v Brně, 2016. p. 89-92. ISBN 978-80-214-5376-0.
Typ
Stať ve sborníku
Pracoviště
Anotace
Tento článek se zabývá novým a efektivním způsobem zajištěná platnosti dat ve vestavných pamětech uvnitř FPGA, který je vhodný pro realizaci slovníků v bezztrátových kompresních algoritmech realizovaných v hardwaru (FPGA). Klíčem k této inovaci je chytré využití vlastností LUT (Look-Up Table), které umožňuje dosáhnout menšího počtu využitých zdrojů a vyšší frekvence celého systému oproti běžně používaným způsobům realizace. Tato metoda je navržena pro vysokou propustnost a nízkou latenci, což ji činí vhodnou pro kompresi jumbo IP packetů obsahující multimediální data v reálném čase. Použitou metodu je možné aplikovat na další datové struktury, které jsou mapovány do vestavných bloků RAM v FPGA.
Rychlé bezztrátové kompresní algoritmy
Autoři
Bartík, M.; Ubik, S.; Kubalík, P.
Rok
2015
Publikováno
Sborník příspěvků PAD 2015. Zlín: Universita Tomáše Bati ve Zlíně, 2015, pp. 31-36. ISBN 978-80-7454-522-1.
Typ
Stať ve sborníku
Pracoviště
Anotace
Výzkum se zabývá bezztrátovým kompresním algoritmem LZ4 (založeném na LZ77) a jeho vhodnosti pro kompresi
multimediálních dat a univerzální paketovou kompresi pro sít’ové spolupráce v reálném čase v oblastech citlivých na zpoždění.
LZ4 Compression Algorithm on FPGA
Autoři
Bartík, M.; Ubik, S.; Kubalík, P.
Rok
2015
Publikováno
21st IEEE International Conference on Electronics, Circuits, and Systems. New York: Institute of Electrical and Electronics Engineers, 2015. p. 179-182. ISBN 978-1-4799-2451-6.
Typ
Stať ve sborníku
Pracoviště
Anotace
This paper describes analysis and implementation of
a LZ4 compression algorithm. LZ4 is derived from a standard
LZ77 compression algorithm and is focused on the compression
and decompression speed. The LZ4 lossless compression
algorithm was analyzed regarding its suitability for hardware
implementation. The first step of this research is based on
software implementation of LZ4 with regard to the future
hardware implementation. As a second step, a simple hardware
implementation of LZ4 is evaluated for bottlenecks in the original
LZ4 code. Xilinx Virtex–6 and 7–Series FPGAs are used to obtain
experimental results. These results are compared to the industry
competitor.