Bakalářské práce
Implementace TRNG na ARM Cortex-M0
Autor
Tomáš Zach
Rok
2018
Typ
Bakalářská práce
Vedoucí
Ing. Filip Kodýtek
Oponenti
prof. Ing. Róbert Lórencz, CSc.
Katedra
Anotace
Tato práce se zabývá generátory skutečně náhodných čísel - zkráceně TRNG (True Random Number Generator). Nejdříve je provedena literární rešerše týkající se problematiky TRNG se zaměřením na mikrokontroléry. Dále je zde představena vlastní implementace TRNG na mikrokontroléru s procesorem ARM-CORTEX-M0. Na závěr je provedeno vyhodnocení měření dané implementace pomocí sady statistických testů.
Implementace TRNG založeného na SRAM na mikrokontroléru
Autor
Daniel Jantošovič
Rok
2022
Typ
Bakalářská práce
Vedoucí
Ing. Filip Kodýtek, Ph.D.
Oponenti
Ing. Jiří Buček, Ph.D.
Katedra
Anotace
Táto bakalárska práca sa zaoberá generátormi náhodných čísel. Na začiatku sa venuje ich rozdeleniu z hľadiska determinizmu či konštrukčným princípom a uvádza príklady využiteľnosti v praxi. Následne sa hlbšie venuje generátorom skutočne náhodných čísel implementovaným na mikrokontroléroch. Nasleduje návrh a implementácia generátora náhodných čísel s využitím stavu statickej RAM pamäte po zapnutí napájania na mikrokontroléri s procesorom architektúry ARM Cortex-M4. V závere je navrhnutý generátor podrobený štatistickým testom.
Implementace a analýza TERO TRNG na FPGA
Autor
Tomáš Suda
Rok
2025
Typ
Bakalářská práce
Vedoucí
Ing. Filip Kodýtek, Ph.D.
Oponenti
prof. Ing. Róbert Lórencz, CSc.
Katedra
Anotace
Práce se zabývá generátory skutečně náhodných čísel (TRNG), konkrétně variantou TERO, kde se jedná o kruhový oscilátor s dočasnou oscilací.
Nejdříve jsou popsány obecné principy, různé typy generátorů nebo způsoby vyhodnocování, a posléze detailní popis TERO. Jedna z možností návrhu je následně implementována pro FPGA Arty A7 v jazyce VHDL a podrobena komplexní analýze. Práce se věnuje analýze naměřeného signálu pomocí osciloskopu, statistických vlastností návrhu nebo počtu oscilací.
Z vyhodnocených dat vyplývají zajímavé vlastnosti, které by generující jádro mělo splňovat aby dosáhlo dobré entropie, a tedy bezpečnosti celého systému. Propustnost implementovaného návrhu může být více než 1 Mbit/s. Praktická část práce může dále sloužit jako robustní platforma pro budoucí zkoumání.