ACDRC - Embedded AI Processor for Automotive Applications
Program
Projekty vědeckého charakteru (mimoprog. a mimo bilaterální dohody) řešené v přímé spolupráci se zahr. institucí mimo EU (přímo podpořené ze zahr.)
Poskytovatel
Jiný zahraniční poskytovatel
Řešitelé
Období
2025 - 2027
Popis
The ACDRC Embedded AI Processor for Automotive Applications project aims to intelligent driving technologies enhance driving safety through sensing, analysis, and decision-making. Central to these technologies is the ability to perceive the surrounding environment using sensors, which collect data and process it using embedded AI processors. These processors provide efficient AI computation, critical for intelligent driving systems machine learning (ML) and artificial intelligence (AI) techniques. Current embedded AI processors are often designed for general purposes, which may not meet the stringent requirements of automotive applications, such as low power consumption, high efficiency, and high performance. The specific needs of automotive intelligent driving applications demand optimized solutions. This project aims to develop an FPGA-based embedded AI processor optimized for specific automotive intelligent driving applications. The processor will handle 1Mp30 image signals, outputting detected object boundary coordinates and object categories.
Metody a postupy číslicového návrhu a jejich experimentální ověření
Program
Studentská grantová soutěž ČVUT
Poskytovatel
České vysoké učení technické v Praze
Pracoviště
Řešitelé
Období
2012
Popis
Projekt je zaměřen na návrh a číslicových obvodů s ohledem na jejich velikost, rychlost, spotřebu, spolehlivost a testovatelnost. Pilotní implementace bude realizována na programovatelných hradlových polích (FPGA). Vysoké spolehlivosti chceme dosáhnout vhodným zálohováním a efektivním využitím dynamické rekonfigurace. Předpokládáme vylepšení metodiky generování komprimovaného testu, pomocí překrývání testovacích vektorů, využívající jejich implicitní reprezentace ke zvýšení efektivity testování.
Návrh spolehlivých systémů na bázi programovatelných obvodů
Program
Studentská grantová soutěž ČVUT
Poskytovatel
České vysoké učení technické v Praze
Pracoviště
Řešitelé
Období
2010
Popis
Projekt je zaměřen na návrh spolehlivých obvodů implementovaných na programovatelných hradlových polích (FPGA) a jejich testování. Vysoké spolehlivosti chceme dosáhnout efektivním využitím dynamické rekonfigurace. Pro zlepšení testovatelnosti obvodů bude navržena metodika dekompozice obvodu.
Zároveň bude vylepšena současná metodika generování komprimovaného testu, pomocí překrývání testovacích vektorů, využívající jejich implicitní reprezentace ke zvýšení efektivity testování. Zároveň bude kladen důraz na celkovou velikost obvodů s cílem minimalizovat hardwarový overhead. Výsledná architektura a navržené metody budou vyzkoušeny a experimentálně ověřeny na FPGA.
Nové modely spolehlivosti a nové metody pro výpočet spolehlivostních ukazatelů
Program
Studentská grantová soutěž ČVUT
Poskytovatel
České vysoké učení technické v Praze
Pracoviště
Řešitelé
Období
2011
Popis
Výzkumné projekty skupiny Digital Design and Dependability jsou zaměřeny na návrh spolehlivých obvodů implementovaných na programovatelných hradlových polích (FPGA) a jejich testování. Vysoké spolehlivosti chceme dosáhnout efektivním využitím dynamické rekonfigurace. Pro zlepšení testovatelnosti obvodů bude navržena metodika dekompozice obvodu.
Spolehlivostní modely jsou nutnou součástí výzkumu spolehlivých obvodů, protože umožňují ověřit, zda a jak navrhované metody ovlivňují spolehlivostní ukazatele. Důraz bude kladen na přehlednost modelů, možnost snadného rozšíření a snadnou modifikaci. Výsledné modely budou použity i pro praktické výpočty spolehlivostních parametrů v drážních aplikacích.