Návrh a programování vestavných systémů

Závěrečné práce

Diplomové práce

Implementace a vyhodnocení efektivity schématu VeraGreg na nízkonákladovém mikrokontroléru

Autor
Jan Říha
Rok
2019
Typ
Diplomová práce
Vedoucí
Ing. Jakub Klemsa
Oponenti
Dr.-Ing. Martin Novotný
Anotace
Homomorfní šifrování je efektivním způsobem jak zajistit soukromí a zároveň zachovat možnost zpracování dat. Framework VeraGreg, na rozdíl od jiných existujících homomorfních kryptosystémů, umožňuje verifikaci operací, které byly s šifrovými texty provedeny. Tato práce se zabývá implementací frameworku VeraGreg a zhodnocením jeho efektivity v porovnání s naivním schématem založeným na symetrické šifře. Pro implementaci byl zvolen zabezpečený mikrokontrolér CEC1302, v rámci práce byla vytvořena nová knihovna pro aritmetiku velkých čísel a také dosud nepublikovaná implementace Paillierova kryptosystému využívající hardwarový RSA akcelerátor. Framework VeraGreg je v porovnání s naivním schématem 200krát pomalejší a zabírá o třetinu více místa v paměti programu, není tedy vhodnou alternativou k symetrickým kryptosystémům. Na druhou stranu zachovává soukromí uživatele a zároveň umožňuje provádět výpočty se zašifrovanými daty včetně ověření, zda během výpočtu nedošlo k jejich změně.

Obrany proti útokům postranními kanály založené na dynamické rekonfiguraci FPGA

Autor
Jan Brejník
Rok
2019
Typ
Diplomová práce
Oponenti
Dr.-Ing. Martin Novotný
Anotace
Programovatelná hradlová pole (FPGA) disponují schopností dynamické rekonfigurace, díky které mohou být částečně přeprogramovány za běhu, a to bez nutnosti vnějšího zásahu. Jeden a ten samý výpočet tak může být v~různých okamžicích realizován různým způsobem. Konkrétní způsob realizace v daný čas není pro případného útočníka známý, a proto je pro něj obtížnější využít informací uniklých postranními kanály k~útoku, kterým by získal citlivé informace. Tato diplomová práce navazuje na článek [1], který popisuje aplikaci tří různých ochran na šifrovací algoritmus PRESENT. V rámci této práce byly tyto publikované ochrany aplikovány na šifrovací algoritmy PRESENT, SERPENT a AES. Algoritmus AES byl navíc implementován dvěma způsoby - první způsob je založen na postupu z [1], druhý způsob pak používá konečné kompozitní těleso pro implementaci S-Boxu, což vyžaduje méně CFGLUTů.

Programová výbava pro realizaci útoků postranními kanály

Autor
Petr Socha
Rok
2019
Typ
Diplomová práce
Vedoucí
Ing. Vojtěch Miškovský, Ph.D.
Oponenti
Dr.-Ing. Martin Novotný
Anotace
Kryptoanalýza postrannı́ch kanálů představuje vážnou hrozbu pro mnoho současných kryptosystémů. Útok postrannı́m kanálem se typicky skládá z aktivnı́ fáze, tj. sběru dat, a z analytické fáze, tj. zkoumánı́ a vyhodnocovánı́ dat. V této práci je představen softwarový balı́ček, jenž obsahuje podporu pro ovládánı́ kryptografického zařı́zenı́, měřenı́ pomocı́ osciloskopu, (před)zpracovánı́ dat, statistickou analýzu a pro vyhodnocenı́ útoku. Balı́ček je tvořen neinteraktivnı́mi textovými aplikacemi s modulárnı́ plug-in architekturou, a je uvolněn pod svobodnou licencı́.

SAT s diferenciálními rovnicemi

Autor
Tomáš Kolárik
Rok
2018
Typ
Diplomová práce
Vedoucí
doc. Dipl.-Ing. Dr. techn. Stefan Ratschan
Oponenti
doc. RNDr. Pavel Surynek, Ph.D.
Anotace
Na mnoho dnešnı́ch systémů, např. vestavných, jsou kladeny vysoké nároky na splněnı́ specifikacı́, které často závisı́ na jevech z fyzikálnı́ho okolı́. Pro rozsáhlé systémy se osvědčuje použitı́ formálnı́ verifikace jako nástroje pro garanci splněnı́ specifikacı́. Formálnı́ verifikace exaktně ověřuje matematický model systému; jednı́m z použı́vaných postupů je např. SAT. Problém nastává, když potřebujeme v mo- delu použı́t také diferenciálnı́ rovnice (ODE), které jsou pro popis fyzikálnı́ch jevů zcela přirozené. Práce se zabývá ověřenı́m konceptu, který kombinuje SAT i ODE a lze použı́t např. pro formálnı́ verifikaci modelů vestavných systémů. Takové řešiče již existujı́ (např. dReal), ale jsou v praxi těžko použitelné, jelikož při řešenı́ ODE vı́ce dbajı́ na přesnost, ale jsou pomalé. Cı́lem bylo pro ODE použı́t klasických numerických metod, které mohou být méně přesné, ale jsou rychlejšı́. Součástı́ práce je prototyp nástroje nazvaný SOS (SMT+ODE Solver), který kombinuje SMT (rozšı́řenı́ problému SAT) s diferenciálnı́mi rovnicemi. SMT a ODE řešiče jsou oba nezávislé od ostatnı́ch komponent. Použit byl řešič odeint, a z SMT řešičů to byly CVC4 a z3. Hlavnı́mi výstupy jsou zjištěnı́, že použitı́ klasických numerických metod urychluje celkový výpočet, a dále, že výpočet úloh s přesnými počátečnı́mi podmı́nkami (IVP) je mnohem rychlejšı́, než úloh s intervaly (IIVP). Intervaly lze přitom efektivně aproximovat výčty hodnot v logickém součtu. Tato zjištěnı́ potvrzujı́ náš zvolený koncept, a byla ověřena v některých přı́kladech, kdy byl náš postup rychlejšı́, než u stávajı́cı́ho řešiče dReal. Tı́m bylo dosaženo cı́le v praxi použitelnějšı́ho přı́stupu k formálnı́ verifikaci systémů s diferenciálnı́mi rovnicemi. Práce by měla sloužit jako zdroj inspirace pro vývojáře průmyslových nástrojů, anebo by také mohla být nadále vyvı́jena a zefektivňována v rámci stávajı́cı́ho projektu s otevřenými zdrojovými kódy.

Návrh verifikačního prostředí pro inteligentní sensor

Autor
Ivo Háleček
Rok
2015
Typ
Diplomová práce
Vedoucí
Ing. Jakub Šťastný Ph.D.
Oponenti
doc. Ing. Jiří Douša, CSc.
Anotace
Práce je zaměřena na návrh a implementaci verifikačního prostředí pro inteligentní senzor. Inteligentní senzor, podle obecně uznávaných průmyslových definic, spojuje měřící prvek, analogově číslicový převodník a sběrnici pro komunikaci. Práce byla složena ze tří hlavních částí. První část představovala nastudovat literaturu za účelem seznámení se s moderními postupy pro verifikaci. Druhou částí bylo navrhnout a sestavit model inteligentního senzoru, který bude sloužit jako design-under-test pro verifikaci prostředí. Třetí částí bylo implementovat a zverifikovat testbench. Hlavním výstupem práce je testbench vhodný pro verifikaci inteligentního senzoru, implementovaný pomocí Unified Verification Methodology (UVM) a SystemVerilogu. Testbench byl zverifikován pomocí simulátoru a bylo sledováno pokrytí pro sledování postupu verifikace.

Multiplatformní grafická aplikace pro simulaci mikroprogramovaného procesoru DOP

Autor
Vojtěch Miškovský
Rok
2015
Typ
Diplomová práce
Vedoucí
Ing. Pavel Kubalík, Ph.D.
Oponenti
doc. Ing. Alois Pluháček, CSc.
Anotace
Cílem této práce je vytvoření multiplatformní aplikace pro simulaci mikroprogramovaného procesoru DOP sloužící zejména pro účely výuky. Aplikace by měla studentům umožnit pochopení fungování mikroprogramovaného procesoru a implementaci vlastní instrukce do~mikroprogramu.

Návrh a vývoj pokročilé řídící jednotky lineárního motoru pro přesná laboratorní měření v biomechanice

Autor
Matěj Bartík
Rok
2014
Typ
Diplomová práce
Vedoucí
Dr.-Ing. Martin Novotný
Oponenti
Ing. Tomáš Vaňát
Anotace
Tato diplomová práce se zabývá návrhem a realizací řídícího systému pro lineární motor EZ~Limo EZC6E030M--C a jeho řídící jednotku ESMC--C2. Tento systém je navržen pro přesná a spolehlivá měření v~biomechanice. Realizace řídícího systému je rozdělena na softwarovou část (obslužná aplikace) a hardwarovou část (nová pokročilá řídící jednotka realizovaná na FPGA firmy Xilinx). Řídící systém a všechny jeho součásti byly pečlivě otestovány za plného provozu. Systém v~současné době nesplňuje předpisy týkající se elektromagnetické kompatibility (EMC). Připravuje se nová verze desky plošných spojů, která splní požadavky na elektromagnetickou kompatibilitu.

Návrh digitálního I2C slave IP bloku

Autor
Jan Vošalík
Rok
2012
Typ
Diplomová práce
Vedoucí
doc. Ing. Jan Schmidt, Ph.D.
Oponenti
Ing. Stanislav Trojan