Patenty

<p>České vysoké učení technické v Praze, Fakulta elektrotechnická</p>

<p>Český národní patent</p>

<p><a data-tabindex-counter="5" data-tabindex-value="none" href="https://isdv.upv.cz/webapp/resdb.print_detail.det?pspis=PT/2014-260&amp;plang=CS" tabindex="-1" target="_blank">Zařízení pro integrované a distribuované řízení a správu inteligentních budov a bytů</a></p>

<p><a data-tabindex-counter="5" data-tabindex-value="none" href="http://isdv.upv.cz/doc/FullFiles/Patents/FullDocuments/307/307094.pdf" tabindex="-1" target="_blank">Patentový spis č.&nbsp;307&nbsp;094</a></p>

2014-260

307 094

15. 4. 2014

29. 11. 2017

10. 1. 2018

<p>Zařízení představuje efektivní řešení sítě služeb inteligentních budov a bytů. Opírá se o komunikaci protokoly IP/PLC a zajišťuje správu a ovládání s využitím kabeláže síťových rozvodů. Centrem zařízení je mikropočítač (1) komunikující s dalšími zařízeními tohoto typu a s Internetem prostřednictvím komunikačního modulu (2) a kmitočtového filtru (3). Modul (4) spínacích prvků ovládá fázový vodič (L) připojených síťových prvků, modul (5) pro měření proudů tekoucích do nulového vodiče (N) poskytuje informace o jejich spotřebě. Modul (6) pro snímání stavu ovládacích prvků dovoluje připojit ovladače, jako jsou vypínače, tlačítka nebo potenciometry kabeláží síťového rozvodu. Zdroj (7) zařízení napájí a jeho akumulátor podporuje základní funkce při výpadcích sítě. Vstupně/výstupní rozhraní (8) dovoluje připojit různé senzory, kamerové snímače, paměťové prvky a bezdrátové moduly. Data je možné zpracovat lokálně, ve spolupráci s dalšími prvky podle návrhu a/nebo distribuovat do Internetu. Převodníkem (9) lze zařízení připojit ke sběrnici RS-485 využívané v sítích standardního řízení budov a bytů.<img pimcore_disable_thumbnail="true" pimcore_id="261" pimcore_type="asset" src="/veda-a-vyzkum/patenty/patent307094.jpg" style="width:413px;" /></p>

<p>CESNET, z. s. p. o.<br /> České vysoké učení technické v Praze, Fakulta informačních technologií</p>

<p>Český národní patent<br /> Evropský patent<br /> United States Patent</p>

<p><a data-tabindex-counter="9" data-tabindex-value="none" href="https://isdv.upv.cz/webapp/resdb.print_detail.det?pspis=PT/2016-272&amp;plang=CS" tabindex="-1" target="_blank">ÚPV: Systém pro realizaci rozptylovací tabulky</a><br /> <a data-tabindex-counter="9" data-tabindex-value="none" href="https://worldwide.espacenet.com/publicationDetails/biblio?DB=EPODOC&amp;II=0&amp;ND=3&amp;adjacent=true&amp;locale=en_EP&amp;FT=D&amp;date=20171115&amp;CC=EP&amp;NR=3244324A1&amp;KC=A1" tabindex="-1" target="_blank">Espacenet: System for Implementation of a Hash Table</a><br /> <a data-tabindex-counter="9" data-tabindex-value="none" href="/veda-a-vyzkum/patenty/patent306787_us.pdf" pimcore_id="260" pimcore_type="asset" target="_blank">United States Patent: System for Implementation of a Hash Table</a></p>

<p><a data-tabindex-counter="9" data-tabindex-value="none" href="http://spisy.upv.cz/Patents/FullDocuments/306/306787.pdf" tabindex="-1" target="_blank">Patentový spis č.&nbsp;306&nbsp;787</a></p>

2016-272

306 787

10. 5. 2016

24. 5. 2017

7. 7. 2017

<p>Předkládané řešení umožňuje realizovat rozptylovací tabulku, například pro činnost kompresních algoritmů, s rychlou inicializací a současně s malými nároky na systémové prostředky. Hlavními částmi řešení jsou jeden nebo více základních bloků (1), odpovídající počet maskovacích bloků (20), čítač (14), adresní rozdělovač (15), demultiplexor (18) a multiplexor (22). Každý základní blok (1) obsahuje paměť (4) příznakového registru implementovaného jako tabulka LUT. V normálním provozním režimu je adresa celého systému příznaků rozdělena adresním rozdělovačem (15) na část připojenou současně do všech základních bloků (1) a na část, kterou demultiplexor (18) využije pro povolení zápisu do jednoho ze základních bloků (1). Maskovací bloky (20) spolu s multiplexorem (22) vybírají obsah adresovaného základního bloku (1). V režimu inicializace vytváří čítač (14) postupně všechny adresy na vstupech základních bloků (1) pro nastavení pamětí (4) příznakových registrů.<img pimcore_disable_thumbnail="true" pimcore_id="262" pimcore_type="asset" src="/veda-a-vyzkum/patenty/patent306787.jpg" style="width:413px;" /></p>

<p>České vysoké učení technické v Praze, Fakulta elektrotechnická</p>

<p>Český národní patent<br /> Deutsches Patent</p>

<p><a data-tabindex-counter="5" data-tabindex-value="none" href="https://isdv.upv.cz/webapp/resdb.print_detail.det?pspis=PT/2012-685&amp;plang=CS" tabindex="-1" target="_blank">Zapojení pro integrované řízení a správu v sítích služeb inteligentních budov</a></p>

<p><a data-tabindex-counter="5" data-tabindex-value="none" href="http://spisy.upv.cz/Patents/FullDocuments/304/304151.pdf" tabindex="-1" target="_blank">Patentový spis č. 304 151</a></p>

2012-685

304 151

9. 10. 2012

9. 10. 2013

20. 11. 2013

<p>Návrhem je kryto zařízení pro efektivní řešení a projekt sítě služeb inteligentních budov, které se opírá o sdílení kabeláže primárně užívané pro výstavbu lokálních počítačových sítí Ethernetu, tedy o čtyřpárové kabely UTP Cat.5 případně Cat.6. Zařízení obsahuje centrální procesor (1), který podporuje libovolný program potřebný pro funkci zařízení. Rozhraní (2) 802.3 pro komunikaci protokolem IEEE 802.3c propojuje zařízení s dvojicí párů (1-2 a 3-6) UTP kabelu standardně využívaných technologií Ethernetu. Rozhraní (3) sběrnice RS-485 využívá v běžných lokálních sítích Ethernetu a v nich používaných zařízeních jako jsou směrovače/routery, přepínače/switche, servery, paměťová centra, tiskárny, ale i další, nepoužívané páry (5-4) UTP kabelů jako sběrnici splňují standard RS-485 v režimu synchronní (peer-to-peer) komunikace. Popisované zařízení může být také vybaveno vhodným vstupně/výstupním modulem (4), který dovoluje pracovat s případnými vlastními senzory nebo vlastními ovládacími prvky, a/nebo může uživateli lokálně poskytnout informaci o stavu a zajistit ovládání jak vlastního zařízení, tak prostřednictvím centrálního procesoru (1) a rozhraní (2) IEEE 802.3 pro komunikaci protokolem IEEE 802.3c a rozhraní (3) sběrnice RS-485 libovolného jiného zařízení sítě služeb, a/nebo může sloužit pro zpracování optických informací kamerového snímače, tedy zajistit ukládání dat, jejich vyhodnocení, např. detekci pohybu a přípravu pro přenos na centrální počítač sítě služeb nebo na vzdálený indikátor. Napájecí zdroj (5) pro ostatní části zařízení využívá nepoužívané páry (7-8) kabelů UTP a dovoluje i napájení senzorů a ovládacích prvků sběrnic RS-485 a vzájemné zálohování jiných zařízení. Propojení kontaktů mezi rozhraním (3) sběrnice RS-485 a dvojicí párů (1-2) a (3-6) dává možnost použít kabely připojené ke konektorům (B, C) typu RJ-45 a nevyužité pro přenos Ethernetu pro přídavnou sběrnici podle RS-485 v režimu asynchronní komunikace.</p> <p><img pimcore_disable_thumbnail="true" pimcore_id="263" pimcore_type="asset" src="/veda-a-vyzkum/patenty/patent304151.jpg" style="width:413px;" /></p>

<p>České vysoké učení technické v Praze, Fakulta elektrotechnická</p>

<p>Český národní patent<br /> United States Patent 7574469</p>

<p><a data-tabindex-counter="5" data-tabindex-value="none" href="https://isdv.upv.cz/webapp/resdb.print_detail.det?pspis=PT/2002-4116&amp;plang=CS" tabindex="-1" target="_blank">Zapojení pro generování multiplikativní inverze nad konečným tělesem GF(p)</a></p>

<p><a data-tabindex-counter="5" data-tabindex-value="none" href="http://spisy.upv.cz/Patents/FullDocuments/294/294898.pdf" tabindex="-1" target="_blank">Patentový spis č. 294 898</a></p>

2002-4116

294 898

16. 12. 2002

7. 2. 2005

13. 4. 2005

<p>Podstata vynálezu spočívá ve vytvoření zapojení pro efektivní generování multiplikativní inverze nad konečným tělesem GF(p), kde p je prvočíslo, tj. generováním modulární inverze. Zapojení je upraveno pro binární vykonávání operací v procesu generování modulární inverze, a to vzhledem k co nejmenšímu počtu operací sčítání, odečítání a posuvu. Postup realizovaný navrženým zapojením odstraňuje redundantní operace pro konverzi lichých a záporných hodnot, které jsou prováděny u dosavadních postupů. K tomu se využívá reprezentace záporných čísel v doplňkovém kódu, posun hodnot doleva v řídicí části rozšířeného Euklidova algoritmu a nová definice hlídacích a řídicích podmínek provádění postupu. Minimalizování počtu operací sčítání a odečítání je žádoucí v případě počítání s velkými čísly, která se vyskytují v kryptografii.<img pimcore_id="264" pimcore_type="asset" src="/veda-a-vyzkum/patenty/264/image-thumb__264___auto_4ff316290744e96cb430c8786d768fbe/patent294898.0c92e106.jpg" srcset="/veda-a-vyzkum/patenty/264/image-thumb__264___auto_4ff316290744e96cb430c8786d768fbe/patent294898.0c92e106.jpg 1x, /veda-a-vyzkum/patenty/264/image-thumb__264___auto_4ff316290744e96cb430c8786d768fbe/patent294898@2x.0c92e106.jpg 2x" srcset="/veda-a-vyzkum/patenty/264/image-thumb__264___auto_4ff316290744e96cb430c8786d768fbe/patent294898.0c92e106.jpg 1x, /veda-a-vyzkum/patenty/264/image-thumb__264___auto_4ff316290744e96cb430c8786d768fbe/patent294898@2x.0c92e106.jpg 2x" style="width:600px;" /></p>

<p>Fyzikálny ústav CEFV SAV, Bratislava</p>

<p>Československý národní patent</p>

<p><a data-tabindex-counter="4" data-tabindex-value="none" href="https://isdv.upv.cz/webapp/resdb.print_detail.det?pspis=PT/1986-5867&amp;plang=CS" tabindex="-1" target="_blank">Zapojenie procesorovej jednotky</a></p>

<p><a data-tabindex-counter="4" data-tabindex-value="none" href="http://spisy.upv.cz/Patents/FullDocuments/257/257355.pdf" tabindex="-1">Patentový spis č.&nbsp;257&nbsp;355</a></p>

1986-5867

257 355

6. 8. 1986

30. 12. 1987

15. 12. 1988

<p>Účelom zapojenia procesorovej jednotky je presné riešenie sústavy lineárnych rovníc v oblasti zvolenej zvyškovej triedy. Uvedeného účelu sa dosiahne výpočtom inverznej matice v modulovej aritmetike, ktorý sa vykonáva v aritmetickej jednotke (A) v spolupráci s pamäťovým maticovým polom (M), blokom (I) tvorby modulových inverzných a negovaných čísel a blokom (C) riadiacej logiky. K riešeniu sústavy lineárnych rovníc v obore reálnych čísel je potrebných viacero procesorových jednotiek (P1 až Pm), ktoré pracujú synchrónne v súčinnosti s riadiacou jednotkou (R) a hositeľským počítačom (H). Zapojenie procesorovej jednotky môže nájsť široké uplatnenie pri riešení sústav lineárnych rovníc vo všetkých oblastiach vedy a techniky.<img pimcore_id="265" pimcore_type="asset" src="/veda-a-vyzkum/patenty/265/image-thumb__265___auto_4ff316290744e96cb430c8786d768fbe/patent1987.c6f29886.jpg" srcset="/veda-a-vyzkum/patenty/265/image-thumb__265___auto_4ff316290744e96cb430c8786d768fbe/patent1987.c6f29886.jpg 1x, /veda-a-vyzkum/patenty/265/image-thumb__265___auto_4ff316290744e96cb430c8786d768fbe/patent1987@2x.c6f29886.jpg 2x" srcset="/veda-a-vyzkum/patenty/265/image-thumb__265___auto_4ff316290744e96cb430c8786d768fbe/patent1987.c6f29886.jpg 1x, /veda-a-vyzkum/patenty/265/image-thumb__265___auto_4ff316290744e96cb430c8786d768fbe/patent1987@2x.c6f29886.jpg 2x" style="width:600px;" /></p>