5th Prague Embedded Systems Workshop

Program
Studentská vědecká konference ČVUT
Kód
SVK 52/17/F8
Období
2017
Popis
Prague Embedded Systems Workshop (PESW 2017, http://pesw.fit.cvut.cz/2017/) je již pátým ročníkem akce přednostně určené pro studenty (doktorandy i magisterské studenty) nejen z České republiky. Hlavní náplní a cílem jsou ústní prezentace a poskytnutí velkého prostoru pro diskuse o zajímavých výzkumných výsledcích i realizačních výstupech v oblasti, která má vztah k návrhu vestavných systémů, a to k jejich realizaci, verifikaci, syntéze, testovatelnosti a bezpečnosti. Ohlasy minulých již čtyř ročníků byly jednoznačně kladné, proto připravujeme již pátý ročník opět v hotelu Academic v Roztokách u Prahy, který nás zcela uspokojil jednak svou polohou a jednak službami. Hlavním organizátorem je katedra číslicového návrhu FITu, zejména členové výzkumné skupiny "Digital Design & Dependability Research Group" (http://ddd.fit.cvut.cz/), a to hlavně studenti, kteří pracují na svých doktorských a diplomových pracích. S jejich dílčími i finálními výsledky se mohou na PESW pochlubit i v mezinárodním měřítku. Od minulého ročníku se opět podařilo rozšířit mezinárodní programový výbor, máme přislíbenou účast doktorandů, jejich školitelů a dalších aktivních účastníků z universit z Tel Avivu (Izrael), University of Leicester (UK), z Montpellier (Francie), University di Pavia (Itálie), Zelené Gory (Polsko), FIIT z Bratislavy (Slovensko), Západočeské university, firmy EaToN, FELu a FITu i z Brněnského VUT. CfP rozesíláme i na další pracoviště. Vzhledem k mezinárodní účasti probíhá celý workshop v angličtině. Jako inovaci plánujeme zorganizovat speciální sekci na téma síťové bezpečnosti, takže ke každoročně vyhlašovaným tématickým okruhům z oblasti vestavných systémů, návrhů odolných proti poruchám a útokům, k řízení robotů a dalším (podrobně je možné najít na našem již funkčním webu) přibývá ještě: - Network monitoring and measurements - Network traffic processing and analysis, anomaly detection - Security and privacy issues Další součástí konference je "PESW 2017 Student Poster Ses

Bezpečné a spolehlivé architektury pro programovatelné obvody

Období
2017 - 2019
Popis
Navrhovaný projekt se bude zabývat návrhem a modelováním architektur, které budou tolerantní vůči poruchám, útokům a nespolehlivým senzorickým vstupům. Projekt bude zejména orientován do oblasti programovatelných obvodů (FPGA), systémů s mikrokontroléry a vestavných systémů integrujících umělou inteligencí. Zásadní a tradiční metoda pro zvýšení spolehlivostních ukazatelů je zavedení redundance ať již replikací obvodů nebo kombinováním různých senzorických vstupů. Bezpečnost zařízení ve smyslu odolnosti proti útokům, je v dnešní době dalším stále důležitějším aspektem, což se často dosahuje také pomocí redundance, ale s cílem skrýt data. Budeme hledat vzájemné vztahy metod a způsobů návrhu systémů odolných proti poruchám, systémů odolných vůči chybným senzorickým vstupům a systémů odolných proti útokům. Chceme studovat průsečíky těchto oblastí a vliv řiditelnosti, pozorovatelnosti a redundance na cílové vlastnosti těchto architektur.

Bezpečné a spolehlivé architektury vhodné pro implementaci v FPGA

Období
2016
Popis
Navrhovaný projekt se chce zabývat návrhy takové architektury, která je schopná tolerovat poruchy v programovatelných obvodech (FPGA). Zásadní a tradiční metoda je zavedení redundance. Bezpečnost zařízení, tj. odolnost proti útokům, je v dnešní době dalším stále důležitějším aspektem, což se často dosahuje také pomocí redundance, ale s cílem skrýt data. Budeme hledat vzájemné vztahy metod a způsobů návrhu systémů odolných proti poruchám a systémů odolných proti útokům, chceme studovat průsečíky obou oblastí, tzn. vliv řiditelnosti, pozorovatelnosti a redundance pomocí návrhu architektur pro obě aplikace.

Cost-effective, intelligent luminaires providing a broad platform for plug play sensors and actuators targeting multiple applications

Program
Společná technologická iniciativa ECSEL
Kód
JC
Popis
INTELLUM proposes the creation of cost-effective, intelligent luminaires providing a broad platform for plug-n-play (PnP) sensors and actuators targeting multiple applications. Additional novelty proposed by INTELLUM is the seamless cooperation between heterogeneous technologies provided by the different INTELLUM partners and third party vendors, which enable autonomous signalling by exchanging information as presented in Figure 1. Therefore, a reliable communication network and secure data exchange providing the appropriate security, privacy and encryption will be adopted.

DRASTIC: Dynamically Reconfigurable Architectures for Side-channel analysis protecTIon of Cryptographic implementations

Program
Projekty v rámci přímé spolupráce se zahraničními institucemi z EU
Kód
CELSA/17/033
Období
2017 - 2019
Popis
The Internet of Things (IoT) is increasingly becoming part of our everyday life. Therefore, electronic IoT devices need to be carefully designed, taking into account data security and privacy. Putting in place security and privacy measures should introduce a minimal overhead in the system's power/energy consumption, cost and operational delay. Additionally, since IoT devices are everywhere, attackers can be in the vicinity of the device, which stresses the need for protection against side-channel analysis (SCA) attacks. These attacks exploit the use of side-channels, which are information channels that are unintentionally present in electronic devices and which potentially leak secret information. Examples are the power consumption, the electromagnetic radiation and the timing behaviour of the electronic device. In both academia and industry, SCA countermeasures are being developed and deployed. However, as SCA attacks become more and more sophisticated, continuously evolving countermeasures are necessary to protect the electronic devices of the future. This project proposes the use of dynamic hardware reconfiguration as a countermeasure against one of the most exploited types of SCA attacks, namely power analysis attacks. The goal is to randomly change the hardware circuit without altering the input-output behaviour of the chip. Since power analysis attacks are strongly based on the knowledge of the circuit, this is a very promising countermeasure. Another advantage is that dynamic hardware reconfiguration can be used as an add-on to other countermeasures. The project focuses on dynamic hardware reconfiguration on FPGAs (field-programmable gate arrays). It will result in proof-of-concept implementations that will be evaluated for power analysis attack resistance. The experimental results are crucial for the definition of a European project proposal that develops an automated tool flow and industry-driven use cases to show the effectiveness of the approach.

Embedded Systems Workshop 2013

Období
2013
Popis
První ročník společného semináře (studentské konference) kateder číslicového návrhu a počítačových systémů FIT s doktorandskými studenty z university Tel Aviv z Izraele. Při návštěvě prof. Ilyi Levina z University Tel Aviv v listopadu 2012 jsme našli společná témata, která odpovídají současným trendům ve výzkumu vestavných systémů. Domluvili jsme užší spolupráci se zaměřením na PhD. studenty. Proto jsem se rozhodli uspořádat v podstatě nultý ročník společného semináře, a to tak, aby náklady akce byly co nejmenší. Předpokládáme přednesení příspěvků na téma vestavných systémů, logické syntézy a číslicového návrhu s ohledem na spolehlivost a bezpečnost, včetně bezpečných síťových přenosů. Účast prof Levina a jeho 5 doktorandů je již domluvená. Předpokládáme, že pozveme kolegy z ostatních českých universit zabývajících se stejnou tématikou podle kapacity střediska Temešvár. Hlavním cílem bude příprava společné konference v roce 2014 s širší účastí PhD. studentů i z dalších evropských států

Hardwarové architektury pro kryptanalýzu

Program
Studentská grantová soutěž ČVUT
Kód
SGS10/119/OHK3/1T/18
Období
2010
Popis
V této práci se zaměříme na prozkoumání odolnosti šífer KeeLoq, Hitag-2, PRESENT a Clefia proti variantám útoku hrubou silou. Tyto šifry jsou určeny zejména pro tzv. Lightweight cryptography, tedy např. pro čipové karty nebo pro dálkově ovládané elektronické zámky automobilů. První dvě šifry jsou v praxi používány, druhé dvě jsou navrženy jako náhrada za zastaralé šifry. Navrhneme hardwarové architektury pro kryptanalýzu těchto šifer. Architetury budou převážně implementovány v FPGA. Tam, kde to bude možné, bude použit cluster COPACOBANA (Cost-Optimized PArallel COde BreAker). Výsledkem práce bude (i) návrh hardwarových architektur podporujících útok hrubou silou na konkrétní šifry a (ii) následné zhodnocení odolnosti jednotlivých šifer proti útokům hrubou silou.

Hierarchy-Aware Smart and secure embedded Test Infrastructure for dependability and performance enhancement of inteGrated Systems

Program
Společná technologická iniciativa ECSEL
Kód
JC
Popis
This proposal is addressing the ”Design Technology” chapter, and more precisely the “Increasing yield, robustness and reliability, and generate system openness” topic of the work programme. Many societal challenges will be handled and solved using smart connected systems. HASTINGS aims at improving the quality, reliability and safety of these systems and associated objects. The main mission of the project is to put in place, at system level, a secured hierarchical test able to perfom efficient on-line test using several silicon embedded test instruments (ETIs). The strongest expected impact is to increase the dependability of Internet of Things (IoT) but also of safety-critical and missioncritical systems. The project mission is summarized in the project title where HASTINGS stands for Hierarchy-Aware Smart and secure embedded Test INfrastructure for dependability and performance enhancement of inteGrated Systems.

Informační systémy a jejich bezpečnost

Program
Studentská grantová soutěž ČVUT
Kód
SGS15/122/OHK3/1T/18
Období
2015
Popis
Cílem projektu je výzkum a vývoj bezpečnostních prvků současných informačních systémů. Důraz je kladen na zabezpečení zpracovávaných dat a komunikaci na úrovni jak technických, tak také programových prostředků. Výzkumná skupina Aplikované numeriky a kryptografie a výzkumná skupina Síťové bezpečnosti se dlouhodobě zabývají výzkumem různých bezpečnostních součástí a aspektů informačních systémů. Je to zejména výzkum v oblasti kryptoanalýzy blokových a proudových šifer, v síťové bezpečnosti, bezpečnosti čipových karet a v oblasti zpětného inženýrství. Navrhovaný projekt se tematicky zabývá těmito oblastmi výzkumu.

Informační systémy a jejich zabezpečení

Program
Studentská grantová soutěž ČVUT
Kód
SGS16/124/OHK3/1T/18
Období
2016
Popis
Cílem projektu je výzkum a vývoj bezpečnostních prvků současných informačních systémů. Důraz je kladen na zabezpečení zpracovávaných dat a komunikace na úrovni jak technických, tak také programových prostředků. Výzkumná skupina Síťové bezpečnosti se dlouhodobě zabývají výzkumem různých bezpečnostních součástí a aspektů informačních systémů. Navrhovaný projekt se tematicky zabývá těmito oblastmi výzkumu.

Laboratoř inteligentních vestavných systémů

Program
OPVVV - Operační program Výzkum, vývoj a vzdělávání - Strukturální fondy EU
Kód
, CZ.02.2.67/0.0/0.0/16_016/0002533
Období
2017 - 2022
Popis
Cílem projektu je vytvořit a technicky vybavit Laboratoř inteligentních vestavných systémů. Laboratoř se bude zaměřena na vestavné systémy s integrovanými prvky umělé inteligence. Laboratoř bude studentům poskytovat technické zázemí pro předměty Základy inteligentních vestavných systémů (BI-ZIVS) v bakalářské etapě, Inteligentní vestavné systémy (MI-IVS) v magisterské etapě, bakalářské a diplomové práce. Technické vybavení laboratoře bude sledovat nejmodernější trendy v dané oblasti.

Metodologie číslicového návrhu

Období
2013
Popis
Projekt je zaměřen na návrh číslicových obvodů s ohledem na jejich velikost, rychlost, spotřebu, spolehlivost a testovatelnost. Pilotní implementace bude realizována na programovatelných hradlových polích (FPGA). Vysoké spolehlivosti chceme dosáhnout vhodným zálohováním a efektivním využitím dynamické rekonfigurace. Předpokládáme vylepšování metodiky generování testů.

Metody a postupy číslicového návrhu a jejich experimentální ověření

Období
2012
Popis
Projekt je zaměřen na návrh a číslicových obvodů s ohledem na jejich velikost, rychlost, spotřebu, spolehlivost a testovatelnost. Pilotní implementace bude realizována na programovatelných hradlových polích (FPGA). Vysoké spolehlivosti chceme dosáhnout vhodným zálohováním a efektivním využitím dynamické rekonfigurace. Předpokládáme vylepšení metodiky generování komprimovaného testu, pomocí překrývání testovacích vektorů, využívající jejich implicitní reprezentace ke zvýšení efektivity testování.

Metody číslicového návrhu pro systémy s vysokou spolehlivostí a bezpečností

Období
2014
Popis
Projekt je zaměřen na návrh spolehlivých a bezpečných číslicových obvodů s ohledem na jejich velikost, rychlost i testovatelnost. Vysoké spolehlivosti chceme dosáhnout vhodným zálohováním a využitím rekonfigurace. Chceme zkoumat vzájemný vztah architektur odolných proti poruchám a útokům. Použité metody budou ověřovány pomocí zkušebních úloh simulací a implementací v FPGA.

Monitorování provozu vysokorychlostních sítí a bezpečnostní analýza

Období
2020 - 2022
Popis
Přirozenou evolucí počítačových sítí dochází ke zvyšování složitosti a různorodosti infrastruktur a k masivnímu využívání šifrovaných protokolů. Tento trend komplikuje proces monitorování, neboť použití šifrování snižuje viditelnost do provozu. Navíc různorodost protokolů komplikuje zpracování provozu monitorovacími systémy. Na tyto nové vlastnosti síťového provozu je potřeba přizpůsobit a rozšířit existující nástroje pro monitorování a bezpečnostní analýzu. Tento projekt cílí na využití vysokoúrovňového aplikačně-specifického jazyka P4 pro popis funkcionality síťových zařízení a komunikačních protokolů, který umožní zpracování dat při vysokých rychlostech. Díky obecnému popisu v P4 plánujeme generovat pokročilé nástroje pro vytváření IP toků, které budou rozšířeny o charakteristiky provozu na paketové úrovni. Detailní paketové informace plánujeme využít pro klasifikaci a detekci anomálií síťového provozu. V rámci projektu se budeme soustředit na analýzu šifrovaného provozu, na který dosavadní monitorovací nástroje nejsou dostatečně připravené. Předmětem našeho výzkumu bude využití rozšířených IP toků a nalezení vhodných algoritmů pro jejich zpracování.

Návrh metod detekujích poruchu s následnou opravou pro zařízení vyžadující vysokou spolehlivost v FPGA

Program
Studentská grantová soutěž ČVUT
Kód
SGS11/090/OHK3/1T/18
Období
2011
Popis
Projekt je zaměřen na návrh spolehlivých obvodů, poskládaných z menších zabezpečených bloků, které jsou určeny pro implementaci do programovatelných hradlových polí(FPGA). Vysoké spolehlivosti chceme dosáhnout pomocí rekonfigurace a návrhu metodiky dekompozice obvodu s následným efektivním zabezpečením nově vzniklých bloků. Současně bude vylepšena stávající metodika zabezpečení obvodů, kde bude kladen důraz na celkovou velikost obvodů se záměrem minimalizovat hardwarový overhead. Pro testování budou použity bloky z projektu staničního zabezpečovacího zařízení pro železnice. Cílem bude dosáhnout spolehlivostních norem Českých drah. Výsledné zabezpečené obvody budou vyzkoušeny a experimentálně ověřeny na FPGA.

Návrh spolehlivých systémů na bázi programovatelných obvodů

Program
Studentská grantová soutěž ČVUT
Kód
SGS10/118/OHK3/1T/18
Období
2010
Popis
Projekt je zaměřen na návrh spolehlivých obvodů implementovaných na programovatelných hradlových polích (FPGA) a jejich testování. Vysoké spolehlivosti chceme dosáhnout efektivním využitím dynamické rekonfigurace. Pro zlepšení testovatelnosti obvodů bude navržena metodika dekompozice obvodu. Zároveň bude vylepšena současná metodika generování komprimovaného testu, pomocí překrývání testovacích vektorů, využívající jejich implicitní reprezentace ke zvýšení efektivity testování. Zároveň bude kladen důraz na celkovou velikost obvodů s cílem minimalizovat hardwarový overhead. Výsledná architektura a navržené metody budou vyzkoušeny a experimentálně ověřeny na FPGA.

Návrh systému komunikace a metod řízení komunikace v oportunistických sítích bezpilotních vzdušných plavidel/robotů

Program
Studentská grantová soutěž ČVUT
Kód
SGS11/092/OHK3/1T/18
Období
2011
Popis
Náplní projektu je výzkum v oblasti vysokorychlostních bezdrátových komunikačních systémů a následný vývoj mikrovlnného spoje se začleněnými adaptivními systémy a s přenosovou rychlostí 256MBit/s s takovým konstrukčním řešením, které by umožňovalo zajistit cenovou dostupnost daného zařízení pro zákazníky z ČR , kterými jsou zejména malé a střední společnosti zabývající se poskytováním datových služeb, včetně vysokorychlostního připojení k internetu. Primární oblastí použití vyvíjeného zařízení jsou páteřní sítě internetu a jiné datové sítě vyžadující vysokorychlostní bezdrátový přenos. Úkolem bude rovněž návrh a realizace vhodného adaptivního systému pro řízení výkonu vysílání, umožňující snížit celkovou energetickou spotřebu zařízení při zachování požadované spolehlivosti přenosu.

Návrh, programování a verifikace vestavných systémů

Období
2020 - 2022
Popis
Projekt se zabývá číslicovým návrhem zaměřeným na vestavné systémy. Zaměřuje se na studium nejnovějších trendů jednak v technologiích a jejich využití i v tzv. "mission-critical" aplikacích. Návrh takových systémů musí zohledňovat požadavky nejen na funkčnost, ale i na další omezující podmínky, tzn., že musí splňovat požadovanou úroveň spolehlivosti, bezpečnosti, odolnosti proti útokům, velikost, spotřebu a real-timové garance. Proto budeme využívat nové metody, algoritmy a návrhové prostředky (EDA tools) a hledat, navrhovat a upravovat vhodné modely, které umožní testovat, predikovat i formálně verifikovat požadované funkce a chování systému.

Nové modely spolehlivosti a nové metody pro výpočet spolehlivostních ukazatelů

Program
Studentská grantová soutěž ČVUT
Kód
SGS11/093/OHK3/1T/18
Období
2011
Popis
Výzkumné projekty skupiny Digital Design and Dependability jsou zaměřeny na návrh spolehlivých obvodů implementovaných na programovatelných hradlových polích (FPGA) a jejich testování. Vysoké spolehlivosti chceme dosáhnout efektivním využitím dynamické rekonfigurace. Pro zlepšení testovatelnosti obvodů bude navržena metodika dekompozice obvodu. Spolehlivostní modely jsou nutnou součástí výzkumu spolehlivých obvodů, protože umožňují ověřit, zda a jak navrhované metody ovlivňují spolehlivostní ukazatele. Důraz bude kladen na přehlednost modelů, možnost snadného rozšíření a snadnou modifikaci. Výsledné modely budou použity i pro praktické výpočty spolehlivostních parametrů v drážních aplikacích.

Počítačové Architektury & Diagnostika PAD 2012

Období
2012
Popis
Tematika a cíle konference: - návrh číslicových obvodů pro výpočetní a automatizační techniku - návrh analogových obvodů - popis číslicových obvodů a syntéza - analýza testovatelnosti - verifikace návrhu a testovatelnosti - generování testu, prostředky a metody pro autonomní testování - evolvable hardware, biologií inspirované techniky v návrhu a diagnostice - využití optimalizačních metod při návrhu elektronických obvodů - nové architektury počítačů (FPGA, GPGPU, IBM CELL) - vestavěné systémy - využití formálních prostředků v návrhu a diagnostice - systémy odolné proti poruchám - modelování a simulace číslicových obvodů - hw-sw codesign, SoC, IP cores - šifrování a komprese dat PAD 2012 je jubilejní již 10. ročník pracovního semináře pro studenty doktorského studia, organizovaného pracovníky univerzit a vědecko-výzkumných pracovišť v Čechách a na Slovensku, na němž studenti doktorského studia informují o výsledcích své výzkumné práce formou článku ve sborníku a prezen

Podpora členství v technickém výboru 4.2 Mechatronic Systems IFAC

Období
2014 - 2016
Popis
Projekt je určen pro podporu členství řešitelky v technickém výboru 4.2 Mechatronic Systems IFAC. Z finanční podpory bude řešitelka cestovat na zasedání technického výboru, podílet se na organizaci konferencí a publikovat výsledky své vědecko výzkumné práce v letech 2014- 2016.

Podpora práce v Technickém výboru 4.2 Technical Committee on Mechatronic Systems Mezinárodní federace pro automatické řízení (IFAC)

Program
INTER-EXCELLENCE
Kód
LTV17019
Období
2017 - 2019
Popis
Projekt by měl umožnit řešitelce v letech 2017 – 2019 spolupráci s technickým výborem 4.2 Technical Committee on Mechatronic Systems Mezinárodní federace pro automatické řízení IFAC (International Federation of Automatic Control), jehož je řešitelka řádnou členkou. V rámci svého členství ve výboru se musí řešitelka navrhovaného projektu zúčastňovat alespoň jedenkrát ročně zasedání výboru, obvykle při příležitosti konání mezinárodní konference/symposia/kongresu, jehož je technický výbor IFAC spolupořadatelem resp. organizátorem. Zde obvykle žadatelka aktivně prezentuje výsledky své vědecké práce formou příspěvku na konferenci. Členové výboru se zde nejen účastní zasedání, ale předsedají odborným sekcím, podílejí se na organizaci akce a prezentují zde rovněž výsledky vědeckého výzkumu, na němž participují. Nedílnou součástí je i vypracovávání recenzních posudků odborných publikací.

Pokročilé metody zpracování dat a vytěžování informací

Období
2015
Popis
Projekt se zaměřuje na perspektivní a neustále se rozšiřující oblast zpracování dat a vytěžování informačně obsažných údajů z dat. K metodám pro získávání informací se stále více využívají vybrané metody umělé inteligence, jako např. neuronové sítě nebo evoluční algoritmy. Do popředí se dostávají i kombinované modely nebo algoritmy pro zpracování textové informace (text mining). Perspektiva a potřebnost těchto témat je zřejmá z faktu, že každým rokem se zdvojnásobuje objem dat. Současně je zpracováváno jen 20 % dostupných dat.

Použití ternárních stromů v logické syntéze

Program
Studentská grantová soutěž ČVUT
Kód
SGS10/117/OHK3/1T/18
Období
2010
Popis
Ternární stromy jsou nově navržené (resp. znovuobjevené) struktury pro uchovávání termů logické funkce popsané ve formě součtu součinů. Tato nová reprezentace je oproti klasické tabulární reprezentaci termů velice výhodná, zejména pro funkce popsané velkým počtem termů. Jednou z nejdůležitějších vlastností ternárních stromů je rychlost vyhledávání termů - časová složitost je lineární s počtem proměnných a nezávisí na počtu uchovaných termů. Projekt se bude zabývat možnostmi efektivního využití ternárních stromů v logické syntéze. V rámci předchozího výzkumu byl navržen algoritmus pro minimalizaci ternárních stromů popisujících jednovýstupové úplně určené logické funkce. Dále plánujeme zobecnění tohoto algoritmu pro skupinovou minimalizaci a minimalizaci neúplně určených funkcí. Finálním výstupem bude adaptace algoritmů minimalizačního nástroje ESPRESSO, což je také tématem řešitelovy diplomové práce.

Práce v řídící radě mezinárodní organizace Euromicro

Program
INGO II
Kód
LG15012
Období
2016 - 2017
Popis
.

Práce v Technickém výboru 4.2 Technical Committee on Mechatronic Systems Mezinárodní federace

Program
INGO II
Kód
LG11039
Období
2011 - 2013
Popis
Projekt by měl podporovat členství a práci Doc. Hyniové v technickém výboru 4.2 Mechatronické systémy IFAC v letech 2011-2013

Práce v Technickém výboru 4.2 Technical Committee on Mechatronic Systems Mezinárodní federace pro automatické řízení (IFAC)

Program
INGO II
Kód
LG14005
Období
2014 - 2016
Popis
Projekt je určen pro podporu členství řešitelky v technickém výboru 4.2 Mechatronic Systems IFAC. Z finanční podpory bude řešitelka cestovat na zasedání technického výboru, podílet se na organizaci konferencí a publikovat výsledky své vědecko výzkumné práce v letech 2014- 2016.

Prague Embedded Systems Workshop 2014

Období
2014
Popis
Cílem studentského - doktorského pracovního semináře je rozšířit kontakty v oblasti teorie i praxe vestavných systémů mezi Ph.D. studenty nejen z universit v České a Slovenské republice, ale navázat např. na úspěšnou spolupráci s Universitou v Tel-Avivu. Předpokládáme přednesení příspěvků na téma vestavných systémů, logické syntézy a číslicového návrhu s ohledem na spolehlivost a bezpečnost, včetně bezpečných síťových přenosů. Konkrétní témata: - Programmable/Re-configurable/Adaptable Architectures - SoC and NoC Design and Testing - Digital Design Optimization Methods - Architectures and Hardware for Security Applications - On-line and Off-line Error Detection and Correction - Testability Analysis - Logic Synthesis & Verification - Diagnosis & Testing of Embedded Systems - Applications of (embedded) digital systems. Prague Embedded Systems Workshop 2014 (PESW´14) je druhým ročníkem nízkonákladového semináře ESW 2013 (viz http://esw2013.fit.cvut.cz/), který měl velmi kladné ohlasy. Po domluvě s dalšími pracovišti (např. s University of California, Irvine, CA, U.S.A., konkrétně s prof. Jean-Luc Gaudiotem) plánujeme záběr semináře rozšířit, a proto hlavně kvůli snadnější dostupnosti jsme se rozhodli uspořádat příští ročník v Praze nebo blízkém okolí (Konkrétně v Roztokách u Prahy, hotel Academia). Předpokládáme, že by pracovní workshop, zatím zaměřený jen na prezentace a výsledky Ph.D. studentů mohl postupně přerůst v klasickou konferenci, ale vždy s částí (sekcí, či několika sekcemi) zaměřenými na výsledky Ph.D. studentů v oblastech vestavných návrhů a aplikací.

Prague Embedded Systems Workshop 2018

Program
Studentská vědecká konference ČVUT
Kód
SVK 50/18/F8
Období
2018
Popis
Prague Embedded Systems Workshop (PESW 2018, http://pesw.fit.cvut.cz/2018/) je již šestým ročníkem akce přednostně určené pro studenty (doktorandy, ale i magisterské a bakalářské studenty) nejen z České republiky. Hlavní náplní a cílem jsou ústní prezentace a poskytnutí velkého prostoru pro diskuse o zajímavých výzkumných výsledcích i realizačních výstupech v oblasti, která má vztah k návrhu vestavných systémů, a to k jejich realizaci, verifikaci, syntéze, testovatelnosti a bezpečnosti. Ohlasy minulých pěti ročníků byly jednoznačně kladné, a to jak ohledně obsahu tak i místa konání a celkové organizace, proto akce bude opět v hotelu Academic v Roztokách u Prahy, který nás zcela uspokojil jednak svou polohou a jednak službami. Hlavním organizátorem je katedra číslicového návrhu FITu, zejména členové výzkumné skupiny "Digital Design & Dependability Research Group" (http://ddd.fit.cvut.cz/), a to hlavně studenti, kteří pracují na svých doktorských i diplomových nebo bakalářských pracích. Se svými dílčími i finálními výsledky se mohou na PESW pochlubit v mezinárodním měřítku, a to buď formou ústní prezentace nebo na posterové soutěži, viz níže . Od minulého ročníku jsme aktualizovali mezinárodní programový výbor, máme přislíbenou účast doktorandů, jejich školitelů a dalších aktivních účastníků z universit z Tel Avivu (Izrael), University of Leicester (UK), z Montpellier (Francie), University di Pavia (Itálie), Zelené Gory (Polsko), Černé hory, FIIT z Bratislavy (Slovensko), Západočeské university, firmy EaToN, z Brněnského VUTu a dalších. Počítáme samozřejmě s účastí studentů z ČVUT, z FELu, FITu i FD a pracujeme na propagaci pro získání studentů a odborníků z dalších pracovišť. Členové programového výboru mají za povinnost propagaci akce po celý rok na mezinárodních i vnitrostátních fórech. Vzhledem k mezinárodní účasti probíhá celý workshop v angličtině. Za největší přínos pokládáme navázání meziuniversitních a mezinárodních vztahů mezi studenty a odborníky z oblast

Prague Embedded Systems Workshop 2019

Program
Studentská vědecká konference ČVUT
Kód
SVK 50/19/F8
Období
2019
Popis
Prague Embedded Systems Workshop (PESW 2019, http://pesw.fit.cvut.cz/2019/) bude již sedmým ročníkem akce přednostně určené pro studenty (doktorandy, magisterské a bakalářské studenty) z České republiky, EU i mimo EU . Hlavní náplní a cílem jsou ústní prezentace a poskytnutí velkého prostoru pro diskuse o zajímavých výzkumných výsledcích i realizačních výstupech v oblasti, která má vztah k návrhu vestavných systémů, a to k jejich realizaci, verifikaci, syntéze, testovatelnosti a bezpečnosti. Ohlasy minulých ročníků byly jednoznačně kladné, a to jak ohledně obsahu tak i místa konání a celkové organizace. Proto akci opět uspořádáme ve stejném formátu. Opět využijeme služby hotelu Academic v Roztokách u Prahy. Hlavním organizátorem je katedra číslicového návrhu FITu, zejména členové výzkumné skupiny "Digital Design & Dependability Research Group" (http://ddd.fit.cvut.cz/), a to hlavně studenti, kteří pracují na svých doktorských i diplomových nebo bakalářských pracích. Se svými dílčími i finálními výsledky se mohou na PESW pochlubit v mezinárodním měřítku, a to buď formou ústní prezentace nebo na posterové soutěži, viz níže. Každý ročník aktualizujeme mezinárodní programový výbor, získáváme významné odborníky a máme přislíbenou aktivní účast jejich studentů. Akce nabývá stále větší prestiže i v mezinárodním měřítku. Počítáme opět s účastí zástupců z universit (Tel Aviv - Izrael, Leicester - UK, Montpellier, Lyon - Francie, Řím, Pavia - Itálie, Leuven - Belgie, Zelená Gora - Polsko, Talinn - Estonsko, San Diego - US, FIIT Bratislava, VUT, ZČU) i firem (např. EaToN, ASICentrum, CESNET, aj.). Počítáme samozřejmě s účastí studentů z ČVUT, z FELu, FITu, FJFI, FD a pracujeme na propagaci pro získání studentů a odborníků z dalších pracovišť. Členové programového výboru mají za povinnost propagaci akce po celý rok na mezinárodních i vnitrostátních fórech. Vzhledem k mezinárodní účasti probíhá celý workshop v angličtině. Daří se nám získávat i velmi kvalitní zvané přednášky

Prague Embedded Systems Workshop 2020

Program
Studentská vědecká konference ČVUT
Kód
SVK 55/20/F8
Období
2020
Popis
Prague Embedded Systems Workshop (PESW 2020) bude již osmým ročníkem akce přednostně určené pro studenty (doktorandy, magisterské a bakalářské studenty) z České republiky, EU i mimo EU . Hlavní náplní a cílem jsou ústní prezentace a poskytnutí velkého prostoru pro diskuse o zajímavých výzkumných výsledcích i realizačních výstupech v oblasti, která má vztah k návrhu vestavných systémů, a to k jejich realizaci, verifikaci, syntéze, testovatelnosti a bezpečnosti. Ohlasy minulých ročníků byly a jsou jednoznačně kladné, a to jak ohledně obsahu tak i místa konání a celkové organizace. Proto akci uspořádáme ve stejném formátu. Opět využijeme služby hotelu Academic v Roztokách u Prahy. Hlavním organizátorem je katedra číslicového návrhu FITu, zejména členové výzkumné skupiny "Digital Design & Dependability Research Group" (http://ddd.fit.cvut.cz/), a to hlavně studenti, kteří pracují na svých doktorských i diplomových nebo bakalářských pracích. Se svými dílčími i finálními výsledky se mohou na PESW pochlubit v mezinárodním měřítku, a to buď formou ústní prezentace nebo na posterové soutěži, viz níže. Každý ročník aktualizujeme mezinárodní programový výbor (tato aktualizace proběhla již před podáním přihlášky), získáváme významné odborníky a máme přislíbenou aktivní účast jejich studentů. Akce nabývá stále větší prestiže i v mezinárodním měřítku. Počítáme opět s účastí zástupců z universit (Tel Aviv - Izrael, Leicester - UK, Montpellier, Lyon, Grenoble - Francie, Řím, Pavia - Itálie, Leuven - Belgie, Zelená Gora - Polsko, Talinn - Estonsko, San Diego - US, FIIT Bratislava - Slovensko, VUT, ZČU a i další university z Česka) i firem (např. EaToN, ASICentrum, CESNET, ESET, STMicroelectronics aj.). Počítáme samozřejmě s účastí studentů z ČVUT, z FELu, FITu, FJFI, FD a pracujeme na propagaci pro získání studentů a odborníků z dalších pracovišť. Členové programového výboru mají za povinnost propagaci akce po celý rok na mezinárodních i vnitrostátních fórech. Vzhledem k mezináro

Spolehlivé a bezpečné architektury založené na programovatelných obvodech

Období
2015
Popis
Vnitřní struktura programovatelných obvodů je komplexní a návrháři do detailů neznámá, což způsobuje problémy při návrhu spolehlivých a bezpečných aplikací. Vzájemné vztahy metod a způsobů návrhu systémů odolných proti poruchám a systémů odolných proti útokům nejsou teoreticky prostudovány. Proto chceme studovat průsečíky obou oblastí, tzn. vliv řiditelnosti, pozorovatelnosti a redundance pomocí návrhu architektur pro obě aplikace s tím, že cílová platforma bude programovatelný hardware (FPGA). Abychom dosáhli tohoto cíle, musíme vytvořit realistický model. Nedostatky způsobené složitou a skrytou strukturou programovatelného zařízení budeme řešit pomocí kalibrace použitého modelu na základě srovnání se zrychlenými testy životnosti. Složitost struktur použitých zařízení vede ke složitým modelům, proto se budeme zabývat metodami pro zjednodušení a zavedení hierarchie těchto modelů se zaručením mezí spolehlivostních parametrů.

Studentská vědecká konference IRICoN 2020: Vysokorychlostní tratě - budoucnost české železnice

Program
Studentská vědecká konference ČVUT
Kód
SVK 46/20/F6
Období
2020
Popis
Náplň SVK v roce 2020 bude tvořit problematika vysokorychlostních tratí připravovaných v České republice. Toto prioritní zaměření navazuje na usnesení vlády ze dne 22. 5. 2017, které schválilo výchozí strategický dokument ministerstva dopravy ČR "Příprava rozvoje rychlých železničních spojení v ČR" a zároveň stanovilo postup realizace záměrů tohoto programu. Vysokorychlostní železniční trať, zkráceně VRT, je železniční trať, na které jsou povoleny vyšší rychlosti než na konvenční železniční síti. Obecně se za vysokorychlostní trať považují ty, kde je traťová rychlost 250 km/h a vyšší (u nových tratí), nebo alespoň nad 200 km/h (u modernizovaných starších tratí). Některé nové tratě jsou již konstruované pro rychlost 350 km/h, ale může být na nich povolena rychlost nižší. Výstavba VRT v ČR by měla být zahájena do roku 2025 s tím, že pro urychlení přípravných prací nebudou tvořeny vlastní české národní standardy, ale SŽDC za 11 milionů korun zakoupila licenci na normy pro francouzský systém TGV. Výstavba VRT je jednou z podmínek rozvoje mobility v ČR, neboť současná síť konvenčních železničních tratí má již nedostatečnou provozní kapacitu. Současně je nutné se napojit na rozvíjející se síť VRT v Evropě včetně posledního rozvoje VRT v sousedních státech. Výstavbou VRT se výrazně zvýší konkurenceschopnost, kvalita a dostupnost železnice v ČR. Realizací tohoto záměru se přispěje k naplnění evropského strategického záměru - železnice jako páteř evropského integrovaného dopravního systému. Urychlení výstavby VRT a příprava podmínek pro jejich efektivní provozování znamená mít dostatek odborníků proto tento náročný technický a hospodářský úkol. K tomu musí být zaměřeno vzdělávání potřebných odborníků, podpora výzkumu, technického vývoje a inovací. K naplnění tohoto významného cíle chce také přispět naše Studentská vědecká konference IRICoN 2020: "Vysokorychlostní tratě - budoucnost české železnice". Odborná úroveň konference bude garantována vystoupením předních odborníků

Studium vlastností residuální aritmetiky pro řešení soustav lineárních rovnic

Období
2012 - 2014
Popis
Naším cílem je studium vlastností vícemodulové residuální aritmetiky při řešení specifických problémů lineární algebry. Jedním z komplexních a vhodných problému je řešení velkých soustav lineárních rovnic. Toto vyžaduje vytvořit model řešiče za účelem provádění experimentů. Jako základ řešiče je zvolena metoda Gauss-Jordanovy eliminace s residuální pivotizací. Za účelem získání co nejvěrohodnějších poznatků o vlastnostech použité aritmetiky v daném modelu bude pro něj vytvořena hardwarová architektura, která bude následně emulována pomocí FPGA. Experimentální řešení nám umožňuje také verifikovat teoretické předpoklady o prostorové, časové a komunikační složitosti modelovaného řešiče.

The 3rd Prague Embedded Systems Workshop - PESW

Období
2015
Popis
Prague Embedded Systems Workshop (PESW, http://pesw2015.fit.cvut.cz/) je již třetím ročníkem akce přednostně určené pro studenty (doktorandy i magisterské studenty), aby prezentovali a diskutovali o svých zajímavých výzkumných výsledcích i realizačních výstupech v oblasti, která má vztah k návrhu vestavných systémů, a to k jejich realizaci, verifikaci, syntéze, testovatelnosti i zajímavým aplikacím. Původní myšlenka vznikla na základě spolupráce mezi pražským FITem a kolegy z Tel Aviv University, tedy přímočarým cílem byla spolupráce s pracovištěm mimo EU. První ročník (ESW 2013) probíhal ve velmi neformální atmosféře ve středisku Temešvár v Jižních Čechách (http://esw2013.fit.cvut.cz/) a protože ohlasy byly jednoznačně kladné, uspořádali jsme druhý a nyní připravujeme již třetí ročník PESW 2015 opět v hotelu Academic v Roztokách u Prahy, který nás zcela uspokojil jednak svou polohou a jednak službami. Hlavními organizátory je katedra číslicového návrhu FITu a hlavně výzkumná skupina "Digital Design & Dependability Research Group" (http://ddd.fit.cvut.cz/). Podařilo se opět rozšířit programový výbor a máme přislíbenou účast doktorandů, jejich školitelů a dalších aktivních účastníků nejen z universit z Tel Avivu (Izrael), Zelené Gory (Polsko), Západočeské university, firmy EaToN, FELu a FITu jako v roce 2014, ale navíc ještě ze Slovenska, z USA a z Itálie. Vzhledem k mezinárodní účasti probíhá workshop v angličtině. SCOPE: The workshop PESW 2015 addresses emerging issues, hot problems, new solution methods, and their hardware and software implementations in the fields of digital and mixed-signal system design. It is especially focused on dependable and low power design, and testing methods related to the SoC technology and modern embedded applications. The workshop topics include (but are not limited to): Programmable/re-configurable/adaptable architectures SoC and NoC design and testing Digital design optimization methods Architectures and hardw

The 4th Prague Embedded Systems Workshop - PESW

Období
2016
Popis
Prague Embedded Systems Workshop (PESW 2016, http://pesw.fit.cvut.cz/2016/) je již čtvrtým ročníkem akce přednostně určené pro studenty (doktorandy i magisterské studenty) nejen z České republiky. Hlavní náplní a cílem jsou ústní prezentace a poskytnutí velkého prostoru pro diskuse o zajímavých výzkumných výsledcích i realizačních výstupech v oblasti, která má vztah k návrhu vestavných systémů, a to k jejich realizaci, verifikaci, syntéze, testovatelnosti i zajímavým aplikacím. Ohlasy minulých třech ročníků byly jednoznačně kladné, proto připravujeme již čtvrtý ročník PESW 2016 opět v hotelu Academic v Roztokách u Prahy, který nás zcela uspokojil jednak svou polohou a jednak službami. Hlavním organizátorem je katedra číslicového návrhu FITu, zejména členové výzkumné skupiny "Digital Design & Dependability Research Group" (http://ddd.fit.cvut.cz/). Od minulého ročníku se opět podařilo rozšířit mezinárodní programový výbor, máme přislíbenou účast doktorandů, jejich školitelů a dalších aktivních účastníků z universit z Tel Avivu (Izrael), University of Leicester (UK), University di Pavia (Itálie), Zelené Gory a Varšavy (Polsko), FIIT z Bratislavy, Západočeské university, firmy EaToN, FELu a FITu i z Brněnského VUT. CfP rozesíláme i na další pracoviště. Vzhledem k mezinárodní účasti probíhá workshop celý v angličtině. SCOPE: The workshop PESW 2015 addresses emerging issues, hot problems, new solution methods, and their hardware and software implementations in the fields of digital and mixed-signal system design. It is especially focused on dependable and low power design, and testing methods related to the SoC technology and modern embedded applications. The workshop topics include (but are not limited to): Programmable/re-configurable/adaptable architectures SoC and NoC design and testing Digital design optimization methods Architectures and hardware for security applications On-line and off-line error detection and correction Fault-tolerant control systems design me

URP4 - Určování absolutní a relativní polohy v prostředí 4. průmyslové revoluce

Program
EPSILON: Program na podporu aplikovaného výzkumu a experimentálního vývoje
Kód
TH03010261
Období
2018 - 2021
Popis
Cílem projektu je výzkum a vývoj funkčního vzorku modulárního hybridního lokalizátoru schopného docílit vysoké přesnosti a integrity. Modulární přístup řešení zajistí široké uplatnění v dopravě, logistice a výrobě (Průmysl 4.0). Součástí projektu je i výzkum a vývoj modulu MEMS inerciální měřící jednotky a vývoj modulu multikonstelačního GNSS přijímače s metodou EGNOS rozšíření.

Verifikace a spolehlivost návrhu číslicových systémů

Program
Mobility (Aktivita mezinárodní spolupráce ve výzkumu a vývoji na podporu mobility výzkumných pracovníků a pracovnic)
Kód
7AMB14SK177
Období
2014 - 2015
Popis
V projektu vzniknou metody a algoritmy návrhu spolehlivých číslicových systémů, realizovaných pomocí programovatelných obvodů FPGA. Počáteční popis takového systému a prozkoumávání jeho možných architektur proběhne na úrovni abstrakce vyšší než je dosud běžná úroveň registrových přenosů (RTL). Protože použité prostředky budou mít formálně definovanou sémantiku, bude možné použít formální metody pro verifikaci a ověření vlastností systému. V počáteční fázi bude možné odhadnout základní vlastnosti systému co se týče spolehlivosti. Další postup návrhu pak bude řízen splněním zadaných kritérií spolehlivosti. Výsledný návrh bude pak doprovázen spolehlivostními modely s důrazem na jejich algoritmickou produkci a praktickou relevanci. Pro splnění tohoto cíle budou prozkoumány možnosti modelování vlivu SEU poruch na obvody FPGA a porovnány s výsledky zrychlených testů životnosti (Accelerated Life Test, ALT) v prostředí toku neutronů. Pro vyhodnocení odolnosti konkrétního návrhu proti poruchám SEU bude použito injekce poruch jak v simulačních modelech, tak v reálných obvodech, a dále formálních metod klasifikace poruch. Pro bloky různých druhů (kombinační bloky, sekvenční bloky synchronní i asynchronní) budou navrženy vhodné způsoby zabezpečení redundancí s ohledem na minimální degradaci parametrů systému a jeho cenu. Navržené postupy návrhu a verifikace budou ověřeny na zkušebních příkladech a porovnány s výsledky dosud běžných postupů. Výsledky budou zveřejněny standardní metodou, to jest v recenzovaných mezinárodních časopisech a konferencích.

Výzkum a vývoj nástrojů pro bezpečnostní analýzu provozu počítačových sítí

Program
Studentská grantová soutěž ČVUT
Kód
SGS17/212/OHK3/3T/18
Období
2017 - 2019
Popis
Význam komunikačních technologií ve společnosti roste a internet je již každodenní součástí soukromého i pracovního života lidí po celém světě. Neustálý růst objemu dat však ztěžuje bezpečnostní analýzu provozu za účelem detekce škodlivého provozu. Škodlivý provoz, který je možné každodenně pozorovat v reálných sítích, může ohrozit nejen fungování infrastruktury, ale i samotné uživatele, kteří ji využívají. Vedle toho trend poslední doby v podobě chytrých zařízení připojovaných do internetu s sebou přináší mnohé bezpečnostní otázky. Oblasti síťové bezpečnosti se věnuje spousta výzkumníků i komerčních firem z celého světa již mnoho let, ale přesto existuje mnoho dosud nevyřešených výzkumných problémů, na které je potřeba se zaměřit. Tento projekt má za cíl výzkum v oblasti detekce škodlivého provozu ve vysokorychlostních sítích a vývoj nástrojů pro analýzu a získávání informací k detekovaným událostem.

Výzkum využití implicitních reprezentací při generování testu a stanovování spolehlivosti digitálních obvodů

Program
Studentská grantová soutěž ČVUT
Kód
SGS11/089/OHK3/1T/18
Období
2011
Popis
Zlepšování výrobních technologií má za následek rostoucí význam testování ve výrobním procesu a taktéž jeho vlivu na výslednou cenu čipu. Stávající algoritmy pro generování testu jsou převážně navrženy tak, aby v každém kroku nalezly jeden vhodný testovací vektor pro danou poruchu. Tato strategie je vhodná pro generování testu, u kterého nám příliš nezáleží na dalších parametrech (doba testování, spotřeba energie v průběhu testování/vyzářená energie). V současnosti je ale kladen důraz právě na další parametry testu, které zvyšují jeho efektivitu (rychlost, spotřeba energie) a vzrůstá obliba těchto tzv. parametrizovatelných testů. Implicitní reprezentace nám umožňují efektivní popis celé množiny vhodných testovacích vektorů, ze které lze aplikací dalších omezení získat ideální řešení (podmnožinu ideálních řešení) pro daný problém (komprese testu, generování parametrizovatelného testu). Vygenerováním vhodného parametrizovatelného testu tedy snížíme náklady na výrobu čipu. V rámci projek

Výzkum vztahů a společných vlastností spolehlivých a bezpečných architektur založených na programovatelných obvodech

Program
Standardní projekty
Kód
GA16-05179S
Období
2016 - 2018
Popis
S pokračující miniaturizací současných zařízení se drasticky zhoršuje jejich spolehlivost. Je tedy nutné navrhovat zařízení, která s tímto počítají a jsou spolehlivá (funkční) i za přítomnosti poruch. Toho se typicky dosahuje zavedením redundance za cílem zaručení správnosti dat. Bezpečnost zařízení, tj. odolnost proti útokům, je v dnešní době dalším stále důležitějším aspektem. Návrhu bezpečných zařízení se často dosahuje také pomocí redundance, ovšem za jiným cílem

Zvyšování spolehlivosti a provozuschopnosti v obvodech SoC

Program
Standardní projekty
Kód
GA102/09/1668
Období
2009 - 2011
Popis
Projekt se zabývá základním výzkumem architektur číslicových systémů umožňujících zvýšení spolehlivostních parametrů. Cílem projektu je vyvinout metodický postup, který umožní zvýšit zabezpečení a odolnost vůči poruchám SoC obvodů. Tyto obvody bude možnétestovat pomocí dodatečně nakonfigurovaných testovacích jader, čímž dojde k úspoře technického vybavení určeného pro servisní funkce a samočinně je opravovat pomocí dynamické rekonfigurace. Postupy kombinují redundanci a samočinnou opravu na různých úrovních granularity rekonfigurovatelných bloků. Rekonfigurační mechanismy budou zkoumány na různých platformách umožňujících rozdílnou úroveň granularity bloků. Výsledkem bude metodika návrhu vysoce spolehlivých systémů s předem definovanými úrovněmi tolerance vůči poruchám, předem definovanou bezpečností a s predikcí charakteristiky provozuschopnosti. Výzkum bude prováděn na třech akademických pracovištích , která mají dostatečnou zkušenost s vedením výzkumných projektů a kooperují s další